简介这是西南科技大学集成电路版图设计课程中关于运放版图分解的专题讲解面向微电子、集成电路设计相关专业学生与初入版图设计领域的技术人员重点解决运放版图从原理图到物理实现的关键难题。课件以差分对管、电流镜一、电流镜二为抓手细致演示了二维共中心匹配、Dummy管源漏共用、ABA/ABB排列、源漏互换、保护环设置等实用技法并结合LVS检查常见问题总结出错点与修正思路帮助学习者理解布局连线中的对称性设计与规则校验。资源为单个PPT演示文稿压缩包大小仅1.32MB便于下载后直接学习或课堂展示已有374人浏览学习。通过这份材料读者能系统掌握运放版图分解的完整流程获得可迁移到实际版图项目中的匹配技巧与排错经验。1. 运放版图分解画版图前先拆电路解决匹配与 LVS 两大痛点“运放版图分解”这个说法很多人理解成“把版图文件拆开看一看”实际上指的是另一种工作方式拿到运放原理图之后不急着画版图而是先把电路按功能拆成差分输入级、电流镜负载、偏置级这几个单元再对每个单元单独规划布局。这份方案想解决的问题很具体差分对管怎么摆才能匹配、电流镜怎么排才能让 LVS 一次通过、以及原理图里那些让 LVS 报错的命名和连接习惯。适合正在做集成电路版图设计课程设计或毕设的同学也适合第一次用 Virtuoso XL 画模拟版图、被匹配和 LVS 反复折腾的设计者。核心方法一句话先把运放拆成单元再用棍棒图把源漏共用规划好最后连线收尾。2. 总体设计思路模块拆分、匹配等级与命名规范先行2.1 为什么先拆模块而不是直接画版图运放是一个高增益直接耦合放大器输入级到输出级都是直流耦合。放到版图设计里就意味着任何一个管子的尺寸偏差、任何一段金属线的电阻都会直接反映到直流工作点上不像交流耦合电路那样有电容把直流点隔开。所以运放版图设计的第一步不是画多边形而是把电路从功能上拆开输入级通常是一对差分对管负责把输入信号转成电流差负载和偏置是电流镜负责给差分对管提供恒定电流后面还有尾电流源和输出级。拆完之后你会发现真正需要精细处理的单元并不多运放版图分解通常就是差分对管加电流镜这两个核心单元的排列组合。拆分时有一个明显的规律凡是电路上要求电流相等的路径版图上就必须匹配凡是电流方向相同的路径版图上就可以共用扩散区。差分对管的两个输入管要求完全对称这是最高匹配等级电流镜的各支路要求电流比精确匹配等级次之偏置电阻和一般信号走线要求最低只要不引入大的寄生即可。先把这个匹配等级表列出来再决定每个单元花多少精力单元匹配要求版图设计重点差分对管输入级最高两管尺寸、温度、工艺条件完全一致二维共中心匹配、加 Dummy电流镜负载/偏置高支路电流比精确规则排列、源漏共用、保护环一般偏置与走线低寄生可接受即可按信号流向顺路走线我一般会把这个表贴在版图工作区旁边每画一个模块先问一句它属于哪个等级如果是最高等级就不要省面积多花几步把对称性做足如果是低等级就不要过度设计别把时间浪费在无关紧要的对称上。2.2 匹配等级决定设计投入差分对管、电流镜、偏置的差异拆完模块之后第二个要建立的概念是工艺梯度。实际操作里晶圆上的杂质浓度、氧化层厚度、刻蚀速率都不是完全均匀的它们存在一个大致固定的方向性渐变。如果两个需要匹配的管子简单地一字排开一个在梯度的左侧一个在梯度的右侧那么这两个管的阈值电压和电流能力就会产生系统性偏差。这个偏差在原理图仿真阶段完全看不出来但流片回来测就能看到失调电压比预期大很多。很多课程设计在讲差分对管时只讲“要对称”却不讲为什么对称。对称的本质是让需要匹配的器件质心重合并且最好在多个方向上都对称这样一阶的工艺梯度可以被抵消掉。这就是“二维共中心匹配”这个说法的来源。二维指的是不但在水平方向考虑对称在垂直方向也考虑对称共中心指所有参与匹配的管子具有同一个几何中心点。后面画差分对管时会具体用到先记住结论凡是匹配要求高的单元尽量让它的整体形状在水平和垂直两个方向上都对称而不是只追求左右对称。2.3 命名规范与棍棒图开画前两件必做事版图设计过程中最容易忽视、也最影响效率的是命名规范。LVS 拿来做比较的对象是版图提取出的网表和原理图生成的网表而网表是文本文本解析靠名称。名字不规范后面全是连锁问题。这里先把容易踩的几条讲清楚同一个电路里不同节点的网络名不能重复更不允许出现 AA 这种写法原理图顶层单元名尽量和版图单元名保持一致原理图中的输入输出引脚方向定义要和最后生成符号的定义一致输出引脚在符号里就必须是 output 方向用 Virtuoso XL 时输入输出标号不要手工预先放好在版图里让 XL 生成时自动定义否则版图上会出现两套标号导致 LVS 报错。另一个必做事是画棍棒图。棍棒图是版图设计前的手画草稿把有源区画成矩形长条栅极画成横穿长条的线源漏连接用短连线标出它不关心具体工艺尺寸只关心管子的相对位置和源漏共用关系。画一张完整的差分对或电流镜棍棒图通常分五步走。第一步画出所有参与匹配的管子每个管子先按比例画一个矩形有源区第二步用横线把栅极穿过去标出 poly 的位置第三步检查相邻两个管子的源漏相对位置判断能不能共用扩散区能共用就把两个矩形合并成一个长的扩散区第四步把所有应该相连的节点用相同标号标出来第五步根据标号连接关系决定金属层的走向和层数。棍棒图不需要画到设计规则级别它就是给后面画版图铺路用的草稿。差分对管和电流镜的版图本质上都是在棍棒图上逐步细化得到的。3. 差分对管版图实现共中心匹配、源漏共用与 Dummy 落地3.1 ABBA 排列与二维共中心匹配的几何逻辑差分对管的两个输入管在电路上是一模一样的理想情况下它们的 W、L、指数量完全相同。实际版图的处理方式是把每个大管拆成多个指并联然后把这些手指交错排列让每个输入管在版图上都不占单一边缘。最典型的排列是 ABBAA 管拆成 A1、A2 两指B 管拆成 B1、B2 两指在水平方向按 A1-B1-B2-A2 的顺序排开A1 B1 B2 A2这个排列的质心落在 B1 和 B2 的中间而 A1 与 A2 关于这个中心对称、B1 与 B2 也关于这个中心对称。在二维方向上进一步做的话就是把四个手指摆成 2×2 的方阵A1 B1 B2 A2横着看是 A-B-B-A竖着看也是 A-B-B-A两个方向都有对称中心这就是二维共中心匹配。为什么不是 AABB 或者 ABBA 一字排开因为 AABB 排列的质心不在同一点一阶工艺梯度从左到右累计后两个管感受到的工艺偏差不同。ABBA 一字排开只抵消了水平方向梯度竖直方向没有对称性如果工艺梯度主要沿垂直方向仍然会失配。2×2 方阵在两个方向都做了对称抵消受工艺梯度和温度梯度的影响最小。这个知识点考试和答辩都爱考要能把“为什么是 ABBA”讲清楚。3.2 源漏共用在棍棒图上先合并扩散区再连线差分对管的电路结构里两个输入管的源极是连在一起的这个节点叫共源点通常连到尾电流源。如果两个源极各画一个独立的扩散区再通过金属连到一起会多占面积、多引入金属连线的电阻和寄生电容。更好的做法是在棍棒图上直接让两个源极共用一个扩散区也就是把两个源合并成一块有源区金属连线直接在扩散区上打孔引出。做法是先把电路原理图转成棍棒图画两个并排的管子注意它们的方向。MOS 管在版图上是有方向性的源漏可以在栅极两侧互换。设计时通常把两个输入管的漏极放在外侧、源极放在中间这样中间的源极区域自然合并为一个扩散区漏极再分别向左右走线连接到负载。这样一段金属线都省了电流路径也更短。画完棍棒图之后所有需要相连的节点用相同的标号标出来比如共源点标成 node_s两个漏极标成 out_p 和 out_n栅极分别标成 in_p 和 in_n然后再按标号开始连线。连线顺序上先连 poly 栅极走线再处理扩散区链上的源漏引出然后用金属 1 连接相同标号的节点最后才用金属 2 跨接绕不开的信号。连线时还有一个细节差分对管通常是对称结构两条输出路径的走线也应该对称。金属层走向要一致过孔数量要一致不然虽然器件匹配但两边的寄生电阻不对称等效到输入端就是额外的输入失调。你说它“玄学”也确实是后仿真里零点几欧的金属电阻差折算到前级可能就变成了几毫伏的失调所以尽量做到两条路径完全镜像复制。3.3 Dummy 管的正确接法与常见翻车点Dummy 管是匹配设计里最常见的辅助器件。工艺里刻蚀速率和氧化层生长速率在图形边缘和中心区域是不一样的如果一排全是有效管边缘管和中间管的实际尺寸会出现偏差。解决方法是有效管的两端各放一个不参与工作的 Dummy 管让所有有效管的周边环境一致。加了 Dummy 之后边缘效应就被“吸收”到 Dummy 管上有效管之间则相对一致。这里面有几个容易翻车的点。第一Dummy 管虽然不参与电路工作但它仍然是一个器件必须接固定电位通常是栅极接电源或者地源漏接固定电位绝对不能悬空悬空的 Dummy 会在 DRC 阶段报错甚至在 LVS 阶段被识别成额外的器件。第二Dummy 管的尺寸要和有效管尽量一致尤其是 poly 栅的宽度和间距否则它的光刻环境起不到参考作用。第三Dummy 管不影响 LVS 网表比较但前提是它的连接状态是“已知的固定电位”LVS 工具会自动把它识别为 dummy 并消除掉如果接法不对它就会变成 extra device 出现在 report 里。加 Dummy 的示意如下Dummy A1 B1 B2 A2 Dummy示意里两端的 Dummy 与有效管保持相同的 poly 间距栅极接好固定电位源漏不动。这个结构让有效管的刻蚀环境一致匹配精度明显提高。我在实际项目里通常是先看在工艺规则下能不能接受 Dummy 占用的面积因为运放版图面积受限时有人会想省掉 Dummy。省掉之后后仿良率下降的例子不少所以除非面积紧张到必须取舍我都会保留。4. 电流镜版图实现排列对比、源漏互换与保护环设置4.1 电流镜一的两种方案ABA 排列与 ABB 加源漏互换电流镜是运放里负责复制电流的单元它的版图目标只有一个让各支路电流的比例关系尽量精确。和差分对管不一样电流镜的器件不一定完全相等常见的是 1:1、1:N 的电流比但版图上的匹配方式和差分对管是同一套思路拆分、交错、共用、加 Dummy。电流镜一有两个管课件里给了两个方案。方案一是 ABA 排列也就是把电流比大的那个管拆成两只按 A-B-A 顺序排列。这个排列的质心在 B 管中心两个 A 管关于 B 对称简单直接适用于 1:2 或其他不对称比例。无 Dummy 时边缘刻蚀偏差会影响边缘的 A 管加上 Dummy 后两个 A 管的周边环境才一致。方案二是 ABB 排列也是一种交错方式但 ABB 本身并不是天然对称的它能成立的关键在于源漏互换。MOS 管的源漏在有源区上是可交换的设计时把 B 管的源漏方向反过来让 A 管的漏与 B 管的源共用一个扩散区就能得到一个紧凑的棍棒图。源漏互换的直接收益是少一段金属连线、少一个扩散区边界间接收益是电流路径更短、寄生更小。两个方案对比下来我一般这样选如果支路数量少、电流比简单用 ABA 加 Dummy 最稳妥如果版图面积紧张、希望源漏共用比例高就试 ABB 加源漏互换。关键判断标准不是哪个排列好看而是能不能在给定扩散区方向上找出最多的源漏共用组合。4.2 电流镜二的完全共用电位关系比外形对称更重要电流镜二有四个管问题从“找一个对称排列”变成了“找一个全部源漏都能共用的排列”。课件里给了两个候选BCCAACCB 和 CABCCBAC。前一个排列能做到全部共用后一个只能做到部分共用。为什么 BCCAACCB 能全部共用把四个管子首尾相接排成一行检查每相邻两个管子相邻的那一端的电位如果电位相同这两个管子就能共用扩散区。BCCAACCB 是从外到内完全对称的相邻管之间在中间区域的电位关系一致所以两两之间的扩散区都能合并。而 CABCCBAC 虽然外形上也是对称但某些相邻位在电位上不满足共用条件勉强合并会造成短路。这说明一个道理对称排列只是必要条件不是充分条件真正决定能不能合并的是电位关系而不是外形是否对称。实际操作时我会把电流镜的电位表列在棍棒图旁边再动手。以 BCCAACCB 为例先标出每个管子的源漏电位再用笔画线把电位相同的相邻端连起来整条扩散区链就被画出来了。随后把栅极连接画在扩散区链的上方或下方最后再补金属连线。整个过程里最容易被忽略的是中间两个 C 管的方向因为它们在排列里出现两次方向一旦相反原本能共用的扩散区就断开了。在棍棒图上判断的方法很简单先写下每个管的源漏电位再检查相邻两个管子的相对端电位是否相等即可。4.3 保护环尺寸、间距与接法的三个参数电流镜对衬底噪声和闩锁效应比较敏感尤其是大电流支路。通常的做法是在整个电流镜单元外围打一圈保护环也就是把衬底接触做成环形围绕器件区。NMOS 电流镜用 P 环接 GNDPMOS 电流镜用 N 环接 VDD环的作用是吸收衬底注入的少数载流子稳定衬底电位同时减小相邻电路之间的衬底耦合。保护环设计有几个参数要注意。第一环的宽度按工艺规则给的最小尺寸放大一些窄环的衬底电阻大吸收噪声的效果差第二环到器件区边缘要留足工艺规则要求的间距不要为了省面积贴太近否则 DRC 会报第三环上要打满过孔连接到金属环再由金属环统一接到固定电位金属环要足够宽电源的 IR drop 不能落在环上第四多个电流镜可以共享同一个保护环但共享的前提是它们接的是同一个衬底电位。保护环不是运放一定必需的但电流镜这种对一致性敏感的单元加上之后后仿和流片结果都会稳不少。我在实际项目里见到过不加保护环导致输出电流随电源电压波动明显的情况加环之后就正常了。5. LVS 常见问题排查五类报错的现象、原因与解决顺序课件里提到的九条 LVS 常见问题整理下来可以归成五条排查路径。LVS 是版图设计里最“不看情面”的环节报错原因五花八门但大部分都能归到命名、网表、器件、连接、符号五类。每条按“现象、原因、解决”来写遇到报错时直接按这个顺序过一遍。5.1 网络重名AA 式网标导致节点被合并现象LVS 提示两个本来应该独立的节点被短路或者在网表里出现了意外的 net 合并。原因原理图里两个不相关的网络都被命名成同一个名字比如都叫 A或者命名时带了空格和乱码导致解析歧义。网表以文本为处理对象同名节点在拓扑上就被当成同一个节点。解决打开原理图检查所有网络名确保全局唯一不要用单字母名字至少用 net_a、vout_1 这样有意义的命名。我一般会另外跑一遍网表导出直接在 netlist 文件里搜网络名比在原理图上一页一页翻快很多。5.2 输出符号冲突D 触发器输出标号 Y 与标准库重名现象LVS 报某些连接无法解析或者工具把两个不同的器件当成同一个逻辑单元。原因原理图里 D 触发器的输出端标号为 Y而标准单元库里反相器、传输门的输出默认名也是 Y网表解析时分不清这个 Y 到底属于哪个器件导致符号语义冲突。解决给自定义器件的输入输出引脚改用不冲突的名字比如 D 触发器输出命名为 q_out、ff_q 等。画原理图前先查一下库里常用单元的默认引脚名避开这些保留名能省掉一大类报错。5.3 原理图与版图不一致隐藏元件与 missing/extra 定位现象LVS 的差异报告里出现 missing instance 或 extra instance器件数和节点数对不上。原因版图与原理图不一致有两种情形。一是版图里少画或多画了器件比如一个电流镜画成了三支而原理图只有两支二是原理图里存在肉眼看不到的元件被上层图形遮挡、藏在子页底层、或只能通过网表看得到的孤立元件这类元件在原理图编辑器里往往不显示只在导出的网表里存在。解决先把 LVS 报告里差异清单列出来按器件的实例名逐个回版图里打勾核对再导出纯净网表搜索报告里多出来的器件名就能定位到它在原理图里的位置。看不见不代表不存在网表才是 LVS 的最终裁判。5.4 输出驱动输出两个输出端直接相接的拓扑错误现象LVS 报 short 或 connectivity 错误版图里两个 net 被合并。原因原理图里两个电路的输出端直接连在一起没有经过任何选通器件。两个输出驱动同一个节点在物理上等于把两个驱动端短接逻辑上也会产生不定态规则上不允许这种接法。解决检查原理图拓扑如果是必须的选通结构应该在两个输出之间加传输门或三态缓冲让同一时刻只有一个驱动器生效。如果确实不需要选通删掉多余的那条输出连接再重新导出网表。5.5 XL 标号与符号方向冲突手工标号和生成标号双份存在现象LVS 报 I/O 标号错误或者版图抽取后出现额外端口、缺少端口。原因一类情况是版图里手工放置了输入输出标号Virtuoso XL 生成时又自动加了一套两套并存导致重复另一类是原理图里把引脚定义为 output生成符号时符号却定义成了 input方向不一致导致抽取网表时端口类型不匹配。解决版图里不手工放置输入输出标号全部由 XL 自动生成原理图改引脚方向后必须重新生成符号再回到版图更新。这个流程要理顺很多初学者的 LVS 报错其实都发生在这里。提示LVS 报错后先看 Report 里的 Missing 和 Extra 两栏Missing 表示版图少了器件Extra 表示版图多了器件先解决数量问题再解决连接问题效率最高。6. 验收与答辩LVS 之后的四步检查与答辩素材准备6.1 验收顺序与 LVS 报告判读LVS 通过只代表版图和原理图一致不代表电路性能达标。我自己的验收顺序固定是四步先跑 DRC 检查版图是否满足工艺设计规则再跑 LVS 检查一致性然后做 PEX 寄生参数提取最后用提取出来的带寄生网表做后仿真。前三步是工具在检查第四步才能发现版图布局带来的性能影响。差分对管的失调、电流镜的失配、关键信号线的寄生电容在后仿里都会现形。如果后仿结果和原理图仿真偏差大回头去看布局八成是匹配结构没做对或者走线太长。阶段检查内容通过标准DRC设计规则、间距、宽度、孔密度无 errorwarning 可评估后残留LVS器件、网络、端口一致性missing/extra 为零端口方向匹配PEX寄生电阻电容提取提取网表无悬空节点后仿增益、带宽、失调、电流精度与原理图仿真偏差在预期范围6.2 答辩素材怎么准备分解记录、对比图、报错清单答辩时我建议准备三样东西。第一样是“版图分解记录”哪怕只有一页纸把运放拆成哪几个单元、每个单元用什么排列、为什么这么选写清楚这比贴一大张版图更说明你懂设计。第二样是对比图一字排开和共中心排列的效果差异、有 Dummy 和无 Dummy 的边缘差异画出来或者截图放在 PPT 里评委问“为什么这么画”时直接指图讲。第三样是 LVS 报错清单把遇到的报错现象和解决过程记录下来这既是验收证据也是答辩时展示问题排查能力的最好素材比空讲结论有说服力得多。从那以后我每次画运放版图都强制自己先画一张棍棒图再碰 Virtuoso命名规范不整理好不开画LVS 报错一定逐条记录而不是大水漫灌地乱试。这套流程看起来保守但确实是走过一次深夜改版图之后留下的习惯。希望这篇运放版图分解的方案能帮你少踩几个坑把版图一次交顺。本文还有配套的精品资源点击获取 运放版图分解实战：从匹配设计到LVS一次通过
简介这是西南科技大学集成电路版图设计课程中关于运放版图分解的专题讲解面向微电子、集成电路设计相关专业学生与初入版图设计领域的技术人员重点解决运放版图从原理图到物理实现的关键难题。课件以差分对管、电流镜一、电流镜二为抓手细致演示了二维共中心匹配、Dummy管源漏共用、ABA/ABB排列、源漏互换、保护环设置等实用技法并结合LVS检查常见问题总结出错点与修正思路帮助学习者理解布局连线中的对称性设计与规则校验。资源为单个PPT演示文稿压缩包大小仅1.32MB便于下载后直接学习或课堂展示已有374人浏览学习。通过这份材料读者能系统掌握运放版图分解的完整流程获得可迁移到实际版图项目中的匹配技巧与排错经验。1. 运放版图分解画版图前先拆电路解决匹配与 LVS 两大痛点“运放版图分解”这个说法很多人理解成“把版图文件拆开看一看”实际上指的是另一种工作方式拿到运放原理图之后不急着画版图而是先把电路按功能拆成差分输入级、电流镜负载、偏置级这几个单元再对每个单元单独规划布局。这份方案想解决的问题很具体差分对管怎么摆才能匹配、电流镜怎么排才能让 LVS 一次通过、以及原理图里那些让 LVS 报错的命名和连接习惯。适合正在做集成电路版图设计课程设计或毕设的同学也适合第一次用 Virtuoso XL 画模拟版图、被匹配和 LVS 反复折腾的设计者。核心方法一句话先把运放拆成单元再用棍棒图把源漏共用规划好最后连线收尾。2. 总体设计思路模块拆分、匹配等级与命名规范先行2.1 为什么先拆模块而不是直接画版图运放是一个高增益直接耦合放大器输入级到输出级都是直流耦合。放到版图设计里就意味着任何一个管子的尺寸偏差、任何一段金属线的电阻都会直接反映到直流工作点上不像交流耦合电路那样有电容把直流点隔开。所以运放版图设计的第一步不是画多边形而是把电路从功能上拆开输入级通常是一对差分对管负责把输入信号转成电流差负载和偏置是电流镜负责给差分对管提供恒定电流后面还有尾电流源和输出级。拆完之后你会发现真正需要精细处理的单元并不多运放版图分解通常就是差分对管加电流镜这两个核心单元的排列组合。拆分时有一个明显的规律凡是电路上要求电流相等的路径版图上就必须匹配凡是电流方向相同的路径版图上就可以共用扩散区。差分对管的两个输入管要求完全对称这是最高匹配等级电流镜的各支路要求电流比精确匹配等级次之偏置电阻和一般信号走线要求最低只要不引入大的寄生即可。先把这个匹配等级表列出来再决定每个单元花多少精力单元匹配要求版图设计重点差分对管输入级最高两管尺寸、温度、工艺条件完全一致二维共中心匹配、加 Dummy电流镜负载/偏置高支路电流比精确规则排列、源漏共用、保护环一般偏置与走线低寄生可接受即可按信号流向顺路走线我一般会把这个表贴在版图工作区旁边每画一个模块先问一句它属于哪个等级如果是最高等级就不要省面积多花几步把对称性做足如果是低等级就不要过度设计别把时间浪费在无关紧要的对称上。2.2 匹配等级决定设计投入差分对管、电流镜、偏置的差异拆完模块之后第二个要建立的概念是工艺梯度。实际操作里晶圆上的杂质浓度、氧化层厚度、刻蚀速率都不是完全均匀的它们存在一个大致固定的方向性渐变。如果两个需要匹配的管子简单地一字排开一个在梯度的左侧一个在梯度的右侧那么这两个管的阈值电压和电流能力就会产生系统性偏差。这个偏差在原理图仿真阶段完全看不出来但流片回来测就能看到失调电压比预期大很多。很多课程设计在讲差分对管时只讲“要对称”却不讲为什么对称。对称的本质是让需要匹配的器件质心重合并且最好在多个方向上都对称这样一阶的工艺梯度可以被抵消掉。这就是“二维共中心匹配”这个说法的来源。二维指的是不但在水平方向考虑对称在垂直方向也考虑对称共中心指所有参与匹配的管子具有同一个几何中心点。后面画差分对管时会具体用到先记住结论凡是匹配要求高的单元尽量让它的整体形状在水平和垂直两个方向上都对称而不是只追求左右对称。2.3 命名规范与棍棒图开画前两件必做事版图设计过程中最容易忽视、也最影响效率的是命名规范。LVS 拿来做比较的对象是版图提取出的网表和原理图生成的网表而网表是文本文本解析靠名称。名字不规范后面全是连锁问题。这里先把容易踩的几条讲清楚同一个电路里不同节点的网络名不能重复更不允许出现 AA 这种写法原理图顶层单元名尽量和版图单元名保持一致原理图中的输入输出引脚方向定义要和最后生成符号的定义一致输出引脚在符号里就必须是 output 方向用 Virtuoso XL 时输入输出标号不要手工预先放好在版图里让 XL 生成时自动定义否则版图上会出现两套标号导致 LVS 报错。另一个必做事是画棍棒图。棍棒图是版图设计前的手画草稿把有源区画成矩形长条栅极画成横穿长条的线源漏连接用短连线标出它不关心具体工艺尺寸只关心管子的相对位置和源漏共用关系。画一张完整的差分对或电流镜棍棒图通常分五步走。第一步画出所有参与匹配的管子每个管子先按比例画一个矩形有源区第二步用横线把栅极穿过去标出 poly 的位置第三步检查相邻两个管子的源漏相对位置判断能不能共用扩散区能共用就把两个矩形合并成一个长的扩散区第四步把所有应该相连的节点用相同标号标出来第五步根据标号连接关系决定金属层的走向和层数。棍棒图不需要画到设计规则级别它就是给后面画版图铺路用的草稿。差分对管和电流镜的版图本质上都是在棍棒图上逐步细化得到的。3. 差分对管版图实现共中心匹配、源漏共用与 Dummy 落地3.1 ABBA 排列与二维共中心匹配的几何逻辑差分对管的两个输入管在电路上是一模一样的理想情况下它们的 W、L、指数量完全相同。实际版图的处理方式是把每个大管拆成多个指并联然后把这些手指交错排列让每个输入管在版图上都不占单一边缘。最典型的排列是 ABBAA 管拆成 A1、A2 两指B 管拆成 B1、B2 两指在水平方向按 A1-B1-B2-A2 的顺序排开A1 B1 B2 A2这个排列的质心落在 B1 和 B2 的中间而 A1 与 A2 关于这个中心对称、B1 与 B2 也关于这个中心对称。在二维方向上进一步做的话就是把四个手指摆成 2×2 的方阵A1 B1 B2 A2横着看是 A-B-B-A竖着看也是 A-B-B-A两个方向都有对称中心这就是二维共中心匹配。为什么不是 AABB 或者 ABBA 一字排开因为 AABB 排列的质心不在同一点一阶工艺梯度从左到右累计后两个管感受到的工艺偏差不同。ABBA 一字排开只抵消了水平方向梯度竖直方向没有对称性如果工艺梯度主要沿垂直方向仍然会失配。2×2 方阵在两个方向都做了对称抵消受工艺梯度和温度梯度的影响最小。这个知识点考试和答辩都爱考要能把“为什么是 ABBA”讲清楚。3.2 源漏共用在棍棒图上先合并扩散区再连线差分对管的电路结构里两个输入管的源极是连在一起的这个节点叫共源点通常连到尾电流源。如果两个源极各画一个独立的扩散区再通过金属连到一起会多占面积、多引入金属连线的电阻和寄生电容。更好的做法是在棍棒图上直接让两个源极共用一个扩散区也就是把两个源合并成一块有源区金属连线直接在扩散区上打孔引出。做法是先把电路原理图转成棍棒图画两个并排的管子注意它们的方向。MOS 管在版图上是有方向性的源漏可以在栅极两侧互换。设计时通常把两个输入管的漏极放在外侧、源极放在中间这样中间的源极区域自然合并为一个扩散区漏极再分别向左右走线连接到负载。这样一段金属线都省了电流路径也更短。画完棍棒图之后所有需要相连的节点用相同的标号标出来比如共源点标成 node_s两个漏极标成 out_p 和 out_n栅极分别标成 in_p 和 in_n然后再按标号开始连线。连线顺序上先连 poly 栅极走线再处理扩散区链上的源漏引出然后用金属 1 连接相同标号的节点最后才用金属 2 跨接绕不开的信号。连线时还有一个细节差分对管通常是对称结构两条输出路径的走线也应该对称。金属层走向要一致过孔数量要一致不然虽然器件匹配但两边的寄生电阻不对称等效到输入端就是额外的输入失调。你说它“玄学”也确实是后仿真里零点几欧的金属电阻差折算到前级可能就变成了几毫伏的失调所以尽量做到两条路径完全镜像复制。3.3 Dummy 管的正确接法与常见翻车点Dummy 管是匹配设计里最常见的辅助器件。工艺里刻蚀速率和氧化层生长速率在图形边缘和中心区域是不一样的如果一排全是有效管边缘管和中间管的实际尺寸会出现偏差。解决方法是有效管的两端各放一个不参与工作的 Dummy 管让所有有效管的周边环境一致。加了 Dummy 之后边缘效应就被“吸收”到 Dummy 管上有效管之间则相对一致。这里面有几个容易翻车的点。第一Dummy 管虽然不参与电路工作但它仍然是一个器件必须接固定电位通常是栅极接电源或者地源漏接固定电位绝对不能悬空悬空的 Dummy 会在 DRC 阶段报错甚至在 LVS 阶段被识别成额外的器件。第二Dummy 管的尺寸要和有效管尽量一致尤其是 poly 栅的宽度和间距否则它的光刻环境起不到参考作用。第三Dummy 管不影响 LVS 网表比较但前提是它的连接状态是“已知的固定电位”LVS 工具会自动把它识别为 dummy 并消除掉如果接法不对它就会变成 extra device 出现在 report 里。加 Dummy 的示意如下Dummy A1 B1 B2 A2 Dummy示意里两端的 Dummy 与有效管保持相同的 poly 间距栅极接好固定电位源漏不动。这个结构让有效管的刻蚀环境一致匹配精度明显提高。我在实际项目里通常是先看在工艺规则下能不能接受 Dummy 占用的面积因为运放版图面积受限时有人会想省掉 Dummy。省掉之后后仿良率下降的例子不少所以除非面积紧张到必须取舍我都会保留。4. 电流镜版图实现排列对比、源漏互换与保护环设置4.1 电流镜一的两种方案ABA 排列与 ABB 加源漏互换电流镜是运放里负责复制电流的单元它的版图目标只有一个让各支路电流的比例关系尽量精确。和差分对管不一样电流镜的器件不一定完全相等常见的是 1:1、1:N 的电流比但版图上的匹配方式和差分对管是同一套思路拆分、交错、共用、加 Dummy。电流镜一有两个管课件里给了两个方案。方案一是 ABA 排列也就是把电流比大的那个管拆成两只按 A-B-A 顺序排列。这个排列的质心在 B 管中心两个 A 管关于 B 对称简单直接适用于 1:2 或其他不对称比例。无 Dummy 时边缘刻蚀偏差会影响边缘的 A 管加上 Dummy 后两个 A 管的周边环境才一致。方案二是 ABB 排列也是一种交错方式但 ABB 本身并不是天然对称的它能成立的关键在于源漏互换。MOS 管的源漏在有源区上是可交换的设计时把 B 管的源漏方向反过来让 A 管的漏与 B 管的源共用一个扩散区就能得到一个紧凑的棍棒图。源漏互换的直接收益是少一段金属连线、少一个扩散区边界间接收益是电流路径更短、寄生更小。两个方案对比下来我一般这样选如果支路数量少、电流比简单用 ABA 加 Dummy 最稳妥如果版图面积紧张、希望源漏共用比例高就试 ABB 加源漏互换。关键判断标准不是哪个排列好看而是能不能在给定扩散区方向上找出最多的源漏共用组合。4.2 电流镜二的完全共用电位关系比外形对称更重要电流镜二有四个管问题从“找一个对称排列”变成了“找一个全部源漏都能共用的排列”。课件里给了两个候选BCCAACCB 和 CABCCBAC。前一个排列能做到全部共用后一个只能做到部分共用。为什么 BCCAACCB 能全部共用把四个管子首尾相接排成一行检查每相邻两个管子相邻的那一端的电位如果电位相同这两个管子就能共用扩散区。BCCAACCB 是从外到内完全对称的相邻管之间在中间区域的电位关系一致所以两两之间的扩散区都能合并。而 CABCCBAC 虽然外形上也是对称但某些相邻位在电位上不满足共用条件勉强合并会造成短路。这说明一个道理对称排列只是必要条件不是充分条件真正决定能不能合并的是电位关系而不是外形是否对称。实际操作时我会把电流镜的电位表列在棍棒图旁边再动手。以 BCCAACCB 为例先标出每个管子的源漏电位再用笔画线把电位相同的相邻端连起来整条扩散区链就被画出来了。随后把栅极连接画在扩散区链的上方或下方最后再补金属连线。整个过程里最容易被忽略的是中间两个 C 管的方向因为它们在排列里出现两次方向一旦相反原本能共用的扩散区就断开了。在棍棒图上判断的方法很简单先写下每个管的源漏电位再检查相邻两个管子的相对端电位是否相等即可。4.3 保护环尺寸、间距与接法的三个参数电流镜对衬底噪声和闩锁效应比较敏感尤其是大电流支路。通常的做法是在整个电流镜单元外围打一圈保护环也就是把衬底接触做成环形围绕器件区。NMOS 电流镜用 P 环接 GNDPMOS 电流镜用 N 环接 VDD环的作用是吸收衬底注入的少数载流子稳定衬底电位同时减小相邻电路之间的衬底耦合。保护环设计有几个参数要注意。第一环的宽度按工艺规则给的最小尺寸放大一些窄环的衬底电阻大吸收噪声的效果差第二环到器件区边缘要留足工艺规则要求的间距不要为了省面积贴太近否则 DRC 会报第三环上要打满过孔连接到金属环再由金属环统一接到固定电位金属环要足够宽电源的 IR drop 不能落在环上第四多个电流镜可以共享同一个保护环但共享的前提是它们接的是同一个衬底电位。保护环不是运放一定必需的但电流镜这种对一致性敏感的单元加上之后后仿和流片结果都会稳不少。我在实际项目里见到过不加保护环导致输出电流随电源电压波动明显的情况加环之后就正常了。5. LVS 常见问题排查五类报错的现象、原因与解决顺序课件里提到的九条 LVS 常见问题整理下来可以归成五条排查路径。LVS 是版图设计里最“不看情面”的环节报错原因五花八门但大部分都能归到命名、网表、器件、连接、符号五类。每条按“现象、原因、解决”来写遇到报错时直接按这个顺序过一遍。5.1 网络重名AA 式网标导致节点被合并现象LVS 提示两个本来应该独立的节点被短路或者在网表里出现了意外的 net 合并。原因原理图里两个不相关的网络都被命名成同一个名字比如都叫 A或者命名时带了空格和乱码导致解析歧义。网表以文本为处理对象同名节点在拓扑上就被当成同一个节点。解决打开原理图检查所有网络名确保全局唯一不要用单字母名字至少用 net_a、vout_1 这样有意义的命名。我一般会另外跑一遍网表导出直接在 netlist 文件里搜网络名比在原理图上一页一页翻快很多。5.2 输出符号冲突D 触发器输出标号 Y 与标准库重名现象LVS 报某些连接无法解析或者工具把两个不同的器件当成同一个逻辑单元。原因原理图里 D 触发器的输出端标号为 Y而标准单元库里反相器、传输门的输出默认名也是 Y网表解析时分不清这个 Y 到底属于哪个器件导致符号语义冲突。解决给自定义器件的输入输出引脚改用不冲突的名字比如 D 触发器输出命名为 q_out、ff_q 等。画原理图前先查一下库里常用单元的默认引脚名避开这些保留名能省掉一大类报错。5.3 原理图与版图不一致隐藏元件与 missing/extra 定位现象LVS 的差异报告里出现 missing instance 或 extra instance器件数和节点数对不上。原因版图与原理图不一致有两种情形。一是版图里少画或多画了器件比如一个电流镜画成了三支而原理图只有两支二是原理图里存在肉眼看不到的元件被上层图形遮挡、藏在子页底层、或只能通过网表看得到的孤立元件这类元件在原理图编辑器里往往不显示只在导出的网表里存在。解决先把 LVS 报告里差异清单列出来按器件的实例名逐个回版图里打勾核对再导出纯净网表搜索报告里多出来的器件名就能定位到它在原理图里的位置。看不见不代表不存在网表才是 LVS 的最终裁判。5.4 输出驱动输出两个输出端直接相接的拓扑错误现象LVS 报 short 或 connectivity 错误版图里两个 net 被合并。原因原理图里两个电路的输出端直接连在一起没有经过任何选通器件。两个输出驱动同一个节点在物理上等于把两个驱动端短接逻辑上也会产生不定态规则上不允许这种接法。解决检查原理图拓扑如果是必须的选通结构应该在两个输出之间加传输门或三态缓冲让同一时刻只有一个驱动器生效。如果确实不需要选通删掉多余的那条输出连接再重新导出网表。5.5 XL 标号与符号方向冲突手工标号和生成标号双份存在现象LVS 报 I/O 标号错误或者版图抽取后出现额外端口、缺少端口。原因一类情况是版图里手工放置了输入输出标号Virtuoso XL 生成时又自动加了一套两套并存导致重复另一类是原理图里把引脚定义为 output生成符号时符号却定义成了 input方向不一致导致抽取网表时端口类型不匹配。解决版图里不手工放置输入输出标号全部由 XL 自动生成原理图改引脚方向后必须重新生成符号再回到版图更新。这个流程要理顺很多初学者的 LVS 报错其实都发生在这里。提示LVS 报错后先看 Report 里的 Missing 和 Extra 两栏Missing 表示版图少了器件Extra 表示版图多了器件先解决数量问题再解决连接问题效率最高。6. 验收与答辩LVS 之后的四步检查与答辩素材准备6.1 验收顺序与 LVS 报告判读LVS 通过只代表版图和原理图一致不代表电路性能达标。我自己的验收顺序固定是四步先跑 DRC 检查版图是否满足工艺设计规则再跑 LVS 检查一致性然后做 PEX 寄生参数提取最后用提取出来的带寄生网表做后仿真。前三步是工具在检查第四步才能发现版图布局带来的性能影响。差分对管的失调、电流镜的失配、关键信号线的寄生电容在后仿里都会现形。如果后仿结果和原理图仿真偏差大回头去看布局八成是匹配结构没做对或者走线太长。阶段检查内容通过标准DRC设计规则、间距、宽度、孔密度无 errorwarning 可评估后残留LVS器件、网络、端口一致性missing/extra 为零端口方向匹配PEX寄生电阻电容提取提取网表无悬空节点后仿增益、带宽、失调、电流精度与原理图仿真偏差在预期范围6.2 答辩素材怎么准备分解记录、对比图、报错清单答辩时我建议准备三样东西。第一样是“版图分解记录”哪怕只有一页纸把运放拆成哪几个单元、每个单元用什么排列、为什么这么选写清楚这比贴一大张版图更说明你懂设计。第二样是对比图一字排开和共中心排列的效果差异、有 Dummy 和无 Dummy 的边缘差异画出来或者截图放在 PPT 里评委问“为什么这么画”时直接指图讲。第三样是 LVS 报错清单把遇到的报错现象和解决过程记录下来这既是验收证据也是答辩时展示问题排查能力的最好素材比空讲结论有说服力得多。从那以后我每次画运放版图都强制自己先画一张棍棒图再碰 Virtuoso命名规范不整理好不开画LVS 报错一定逐条记录而不是大水漫灌地乱试。这套流程看起来保守但确实是走过一次深夜改版图之后留下的习惯。希望这篇运放版图分解的方案能帮你少踩几个坑把版图一次交顺。本文还有配套的精品资源点击获取