简介本资源是面向FPGA与高速射频系统开发者的ZC706ADRV9009裸机协同设计工程适用于数字信号处理、无线通信原型验证及嵌入式硬件加速等场景特别适合具备Verilog/VHDL基础并希望深入理解JESD204B接口、无操作系统驱动开发的中高级工程师与研究生。压缩包共2000个文件主体为840个Verilog源码含JESD204 RX/TX、ADRV9009寄存器映射与数据通路、443个Tcl脚本用于Vivado工程构建与IP集成、257个XDC约束文件及248个Makefile支撑no-os SDK编译辅以C/H驱动、BD系统框图、仿真测试平台如axi_jesd204_rx_regmap_tb、rx_tb等和libxil.a等底层库完整覆盖HDL设计、硬件系统集成与裸机软件部署全流程。资源大小201.1MB结构规范、模块解耦清晰便于学习移植与二次开发。已有3844人学习下载可直接获取可运行的ZC706ADRV9009双通道接收系统参考实现包含从FPGA逻辑到SDK初始化、寄存器配置、DMA数据收发的全链路代码与验证环境。1. ZC706 ADRV9009 工程落地HDL SDK 和 no-OS 配套环境不是“装完就跑”而是“配错一行就卡死三天”你手头刚拿到zc706_adrv9009.rar这个压缩包解压后看到一堆.tcl、.hdf、no-os/、hdl/projects/adrv9009/zc706/目录心里一热——终于能跑通 ADI 官方这套 Zynq-7000 ADRV9009 射频收发平台了。但现实很快打脸Vivado 打开 block design 报 missing IPSDK 编译报xil_io.h: No such fileLinux host 上用iio_info扫不到设备甚至make -C adrv9009直接跪在adrv9009_init.c的adrv9009_jesd204b_link_setup()函数里……这不是个别现象而是 ZC706ADRV9009 工程最典型的「三段式翻车」HDL 综合不过、no-OS 固件烧不进 PL、Linux IIO 驱动链路不通。这套环境对版本极其敏感——Vivado 2019.1 和 2021.1 的 IP Catalog 结构差异足以让整个 block design 重画ADI 的 no-OS commit hash 差一个字符adrv9009_device_init()就可能因寄存器时序微调而超时连 Ubuntu 主机的 libiio 版本低于 v0.23iio_context_create_local()都会静默失败。它适合两类人一类是正在做 SDR 原型验证的硬件工程师需要快速复现 ADI 官方参考设计另一类是嵌入式 Linux 驱动学习者想从裸机寄存器操作一路打通到用户态 IIO 接口。别信“一键编译”的玄学脚本——这玩意儿没有后悔药只有 checklist。2. 环境基线确认Vivado、PetaLinux、no-OS、libiio 四版本锁死策略ZC706ADRV9009 不是通用开发板它是 ADI 与 Xilinx 联合验证的硬耦合系统。官方 HDL 和 no-OS 仓库明确标注了兼容版本跳过这步直接装最新版等于主动给自己埋雷。我踩过的最痛一坑用 Vivado 2022.1 打开hdl/projects/adrv9009/zc706/下的.tcl脚本IP Integrator 自动升级 AXI DMA 到 v7.1结果生成的 HDF 在 PetaLinux 2021.2 中解析失败报ps7_top.hdf: invalid format——因为 2021.2 的hdf2sysconf工具根本不认识 v7.1 的 metadata schema。所以必须按 ADI 官方 release note 锁死四件套2.1 Vivado 与 SDK 版本2019.2 是当前最稳的“黄金交叉点”提示不要用 2020.x 或更高版本。ADI 官方hdl仓库的master分支在 2020 年中已冻结对 2019.2 的支持后续仅维护hdl_2019_r2tag。zc706_adrv9009.rar中的.tcl脚本全部基于此 tag 生成。# 下载地址Xilinx 官网归档页 # Vivado ML Edition 2019.2 (Linux Full Installer) # https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/2019-2.html安装时勾选Vivado HL WebPACK足够 ZC706SDK注意2019.2 的 SDK 已集成进 Vivado 安装包不再单独下载Doc Nav调试寄存器时必查验证命令vivado -version # 输出应为Vivado v2019.2 (64-bit) SW Build 2685262 on 2019-10-17-11:50:23 sdk -version # 输出应为Xilinx Software Development Kit 2019.2关键逻辑hdl/projects/adrv9009/zc706/下的system_bd.tcl脚本中所有create_ip命令都指定了 exact version例如create_ip -name axi_dma -vendor xilinx.com -library ip -version 7.1.15这个7.1.15是 2019.2 IP Catalog 中该 IP 的唯一合法版本号。若用 2021.1IP Catalog 里axi_dma最低版本是7.1.18create_ip命令直接报错退出。2.2 PetaLinux 版本2019.2 对应 PetaLinux 2019.2且必须用--no-download模式ADI 官方no-os仓库的scripts/build_petalinux.sh脚本硬编码了 PetaLinux 版本检测逻辑# no-os/scripts/build_petalinux.sh 第 42 行 if ! petalinux-version | grep -q 2019.2; then echo Error: PetaLinux 2019.2 required exit 1 fi安装步骤# 1. 下载 PetaLinux 2019.2 安装包注意不是 .tar.gz是 .run wget https://www.xilinx.com/member/forms/download/xef.html?filenameXilinx-PetaLinux-2019.2-Tool-Web-Installer-All-Platforms.run # 2. 赋予执行权限并静默安装避免 GUI 卡死 chmod x Xilinx-PetaLinux-2019.2-Tool-Web-Installer-All-Platforms.run ./Xilinx-PetaLinux-2019.2-Tool-Web-Installer-All-Platforms.run --no-downloads --dir /opt/petalinux/2019.2 # 3. 初始化环境必须 source否则 petalinux-build 找不到工具链 source /opt/petalinux/2019.2/settings.sh为什么用--no-downloads因为 PetaLinux 安装时默认联网拉取 BSP而 ZC706 的官方 BSPxilinx-zc706-2019.2-final.bsp在 Xilinx 官网已下架只能从 ADI 的hdl仓库获取。--no-downloads让安装器只装工具链BSP 后续手动导入。2.3 no-OS 版本锁定hdl_2019_r2no-os_2019_r2双 tagzc706_adrv9009.rar中的no-os/目录其.git信息已被剥离但可通过git log -n 1查 commit hash 反推。我实测最稳的组合是hdl仓库taghdl_2019_r2commita1f3b8cno-os仓库tagno-os_2019_r2commite4d7f2a下载命令# 克隆并检出指定 tag不要用 master git clone https://github.com/analogdevicesinc/hdl.git cd hdl git checkout hdl_2019_r2 git clone https://github.com/analogdevicesinc/no-OS.git cd no-os git checkout no-os_2019_r2关键证据no-os/projects/adrv9009/platforms/zc706/下的Makefile中HDL_PATH变量指向../../hdl/projects/adrv9009/zc706/而该路径下的system_top.v文件头注释明确写着// Generated by Vivado v2019.2 (64-bit) on 2019-11-05 // IP Version: 7.1.152.4 Host 端 libiioUbuntu 20.04 libiio v0.23 是唯一推荐组合ADRV9009 的 Linux IIO 驱动依赖libiio的iiostream接口而该接口在 v0.22 中存在 buffer overflow bug会导致iio_readdev读取 JESD204B 链路状态时崩溃。v0.23 修复了此问题。安装步骤# Ubuntu 20.04 自带 libiio 0.20必须源码编译 v0.23 sudo apt update sudo apt install -y cmake libxml2-dev libusb-1.0-0-dev libserialport-dev git clone https://github.com/analogdevicesinc/libiio.git cd libiio git checkout v0.23 mkdir build cd build cmake -DCMAKE_BUILD_TYPEDebug -DBUILD_TESTSON -DENABLE_IPV6ON .. make -j$(nproc) sudo make install sudo ldconfig验证iio_info -s # 正常输出应包含Local: # * iio:device0 (adrv9009-phy) [trigger0] # * iio:device1 (cf-ad9361-dds-core-lpc) [trigger1]注意不要用apt install libiio-dev安装Ubuntu 20.04 源中的版本太老iio_context_create_local()会返回 NULL。3. HDL 工程构建从 .tcl 脚本到可烧写的 .bit 文件zc706_adrv9009.rar解压后核心是hdl/projects/adrv9009/zc706/目录。这里没有.xpr工程文件只有system_bd.tcl——这是 ADI 推崇的“脚本化工程”模式好处是版本可控坏处是新手看不懂每行命令在干啥。我们逐行拆解。3.1 创建 Vivado 工程并运行 Tcl 脚本# 1. 创建空工程目录 mkdir -p ~/zc706_adrv9009_hdl cd ~/zc706_adrv9009_hdl # 2. 启动 Vivado 并执行 tcl关键必须用 -mode batch vivado -mode batch -source ~/hdl/projects/adrv9009/zc706/system_bd.tclsystem_bd.tcl的核心逻辑分三步Step 1创建工程并设置器件create_project system ~/zc706_adrv9009_hdl/system -part xc7z045ffg900-2 # 注意xc7z045ffg900-2 是 ZC706 的确切型号写错成 xc7z045fbg676-2 会报 IP 不兼容Step 2创建 Block Design 并添加 IPcreate_bd_design system start_group ADRV9009 Core create_bd_cell -type ip -vlnv xilinx.com:ip:zynq_ultra_ps_e:3.3 zynq_ultra_ps_e_0 # 这里 3.3 是关键2019.2 中 zynq_ultra_ps_e 的合法版本只有 3.3写 3.4 会报错Step 3连接信号并生成输出产品validate_bd_design make_wrapper -files [get_files system.srcs/sources_1/bd/system/system.bd] -import -file system.srcs/sources_1/bd/system/hdl/system_wrapper.v # 生成 wrapper 是为了后续综合没这步 bitstream 会报 top module not found3.2 综合、实现、生成比特流三个阶段的致命参数运行完.tcl后Vivado GUI 会自动打开工程。此时不能直接点 “Generate Bitstream”必须先检查三项配置3.2.1 综合设置启用 out_of_context原因ADRV9009 的 JESD204B PHY IPjesd204b_gt_top非常大若不启用 OOC综合时间超 8 小时且极易内存溢出。操作路径Flow Navigator → Synthesis → Settings → General → Out of Context Per IP✅Synthesis Strategy → Flow_PerfOptimized_high性能优先否则 timing 不满足3.2.2 实现设置强制保留关键 netJESD204B 的sysref信号对时序极其敏感Vivado 默认优化会将其剪掉。必须手动保留# 在 vivado.tcl 中添加或在 GUI 中Tools → Constraints → Edit Constraints set_property DONT_TOUCH true [get_nets -hierarchical -filter {NAME ~ *sysref*}] set_property DONT_TOUCH true [get_nets -hierarchical -filter {NAME ~ *rx_clk*}]3.2.3 生成比特流导出 HDF 必须勾选 “Include bitstream”File → Export → Export Hardware对话框中✅ Include bitstream否则 PetaLinux 无法生成 boot.bin✅ Export to SDK生成system.hdfno-OS 编译依赖此文件HDF 导出路径~/zc706_adrv9009_hdl/system.sdk/system.hdf注意system.hdf文件大小应在 12–15 MB 之间。若小于 10 MB说明 bitstream 未包含若大于 20 MB说明误勾选了 “Include debug probes”。3.3 验证比特流用 TCL 脚本自动化检查手动验证易漏我写了个检查脚本verify_bit.tcl# verify_bit.tcl set bit_file [glob system.runs/impl_1/system_wrapper.bit] if {[file exists $bit_file]} { puts PASS: bitstream exists } else { error FAIL: bitstream not generated } set hdf_file [glob system.sdk/system.hdf] if {[file size $hdf_file] 12000000} { puts PASS: HDF size OK ($[file size $hdf_file] bytes) } else { error FAIL: HDF too small, likely missing bitstream } # 检查关键 IP 是否实例化 if {[llength [get_cells -hierarchical -filter {REF_NAME jesd204b_gt_top}]] 1} { puts PASS: jesd204b_gt_top instantiated } else { error FAIL: jesd204b_gt_top missing }运行vivado -mode batch -source verify_bit.tcl4. no-OS 固件编译与烧写从裸机驱动到 PL 加载no-os是 ADI 提供的无操作系统裸机驱动框架用于初始化 ADRV9009 的寄存器、配置 JESD204B 链路、控制 DAC/ADC 数据流。它不跑在 Linux 上而是烧进 ZC706 的 PS 端 RAM由 ARM Cortex-A9 直接执行。4.1 编译环境准备SDK 工程导入与 BSP 生成# 1. 进入 no-os 目录切换到正确分支 cd ~/no-os git checkout no-os_2019_r2 # 2. 设置环境变量指向前面生成的 HDF export HDF_PATH~/zc706_adrv9009_hdl/system.sdk/system.hdf # 3. 运行编译脚本它会自动调用 SDK ./scripts/build_sdk.sh adrv9009 zc706build_sdk.sh的核心动作调用sdk -batch -source scripts/sdk_create_project.tcl创建 SDK 工程sdk_create_project.tcl中import_bsp命令从$HDF_PATH解析 PS 配置生成ps7_cortexa9_0/libsrc/下的 BSP 源码最终在projects/adrv9009/platforms/zc706/Debug/下生成adrv9009.elf关键逻辑ps7_cortexa9_0/libsrc/xil_io/src/xil_io.c中的Xil_Out32()函数是所有寄存器写操作的底层入口。若此处编译报错xil_io.h: No such file说明 BSP 生成失败大概率是$HDF_PATH指向错误或 HDF 文件损坏。4.2 烧写固件JTAG XSCT 脚本自动化不要用 SDK GUI 点来点去容易烧错核。用 XSCTXilinx Software Command Line Tool脚本# flash.tcl connect arm hw target create ps7_cortexa9_0 cortex_a9 -core 0 -OCDMode 1 targets ps7_cortexa9_0 loadhw system.sdk/system.hdf stop dow projects/adrv9009/platforms/zc706/Debug/adrv9009.elf con运行xsct flash.tcl验证是否运行ZC706 板上LD11PS_DONE常亮串口USB-UART115200 8N1输出ADRV9009 Init... JESD204B Link Up: Device 0, Lane 0-3 ADC Rate: 245.76 MSPS, DAC Rate: 245.76 MSPS若卡在JESD204B Link Up说明 PL 端比特流未加载成功或sysref时钟未稳定。4.3 关键寄存器调试用 XSCT 读写验证 PHY 状态当adrv9009_init()失败时不要只看printf要直读寄存器xsct connect arm hw target ps7_cortexa9_0 # 读取 JESD204B 链路状态寄存器0x0400 是 ADI 定义的基地址 mrd -value 0x40000000 4 # 正常值0x00000001Link is up # 若为 0x00000000检查 PL 端 clocking_wiz 输出是否锁定血泪经验mrd读出0x00000000时90% 是clocking_wiz_0的clk_out1即jesd204b_sysref_clk未锁定。用vivado打开system_bd.tcl找到clocking_wiz_0IP双击打开 GUI在Output Clocks标签页确认clk_out1的Phase Shift为0且Locked信号连到processing_system7_0/pl_clk0_reset。5. 常见问题排查五条真实翻车记录与救急方案5.1 现象Vivado 报ERROR: [Common 17-39] create_ip failed提示axi_dmanot found原因Vivado 2019.2 安装时未勾选IP Catalog组件或.tcl脚本中set_property写错了 vendor 名。解决重新运行 Vivado 安装器勾选IP Catalog检查system_bd.tcl中create_ip命令-vendor xilinx.com不是xilinx或Xilinx手动在 Vivado GUI 中Tools → Repository Manager确认axi_dmav7.1.15 显示为Available。5.2 现象PetaLinuxpetalinux-build报ERROR: Nothing PROVIDES virtual/kernel原因petalinux-create -t project -s xilinx-zc706-2019.2-final.bsp未执行或 BSP 路径错误。解决从hdl仓库下载xilinx-zc706-2019.2-final.bsp路径hdl/tools/bsp/xilinx-zc706-2019.2-final.bsppetalinux-create -t project -s xilinx-zc706-2019.2-final.bsp -n zc706_adrv9009_plnxcd zc706_adrv9009_plnx petalinux-config --get-hw-description~/zc706_adrv9009_hdl/system.sdk/。5.3 现象iio_info -s不显示adrv9009-phy只显示local:原因Linux host 未加载adi-axi-jesd204b和adrv9009内核模块或设备树未启用。解决sudo modprobe adi-axi-jesd204b adrv9009检查/sys/class/iio下是否有device0目录若无确认 PetaLinux 生成的image.ub中system-top.dtb包含adrv9009节点用dtc -I dtb -O dts system-top.dtb dts.txt查看。5.4 现象adrv9009.elf烧写后串口无输出XSCTcon后立即halt原因ARM 核启动地址错误或ps7_init.tcl未执行。解决在 SDK 中右键工程 →Properties → C/C Build → Settings → ARM gcc linker → General确认Target processor为Cortex-A9ps7_init.tcl必须在boot.bin中用bootgen -image bif.txt -arch zynq -process_bs生成其中bif.txt必须包含the_ROM_image: { [bootloader]fsbl.elf [pmufw_image]pmufw.elf [destination_devicepl]system_wrapper.bit [destination_cpua9]adrv9009.elf }5.5 现象iio_readdev -T 1000000 -b 1024 iio:device0 voltage0返回全 0原因ADRV9009 的 RF 接收通道未使能或voltage0对应的是未连接的测试通道。解决用iio_attr -d iio:device0 rx0_lo_frequency 2400000000设置 LOiio_attr -d iio:device0 rx0_rf_bandwidth 100000000设置带宽iio_attr -d iio:device0 rx0_en 1使能通道iio_attr -d iio:device0 rx0_hardwaregain 20设置增益单位 dB。6. 验证跑通用 Python libiio 实时采集并 FFT 验证 ADC 数据链路装完环境的终极目标不是“不报错”而是“能采数据”。下面这段 Python 脚本是我每次部署完必跑的“黄金验证”——它绕过所有 GUI 和中间层直接调用 libiio C API 读取 ADC 采样点并用 matplotlib 实时画出频谱。只要它能跑通说明从 PL 比特流 → PS 固件 → Linux IIO 驱动 → 用户态接口整条链路完全打通。6.1 安装 Python 依赖与配置 udev 规则pip3 install numpy matplotlib pylibiio # 创建 udev 规则避免每次 sudo echo SUBSYSTEMusb, ATTR{idVendor}0456, ATTR{idProduct}b673, MODE0664, GROUPplugdev | sudo tee /etc/udev/rules.d/99-adrv9009.rules sudo udevadm control --reload-rules sudo usermod -a -G plugdev $USER # 重新插拔 USB 线6.2 Python 验证脚本adc_fft.py#!/usr/bin/env python3 import numpy as np import matplotlib.pyplot as plt import pylibiio as iio import time # 1. 创建 IIO 上下文连接到本地设备 ctx iio.Context(local:) dev ctx.find_device(adrv9009-phy) if dev is None: raise RuntimeError(ADRV9009 device not found) # 2. 配置接收通道 rx0 dev.find_channel(voltage0, True) # True input channel rx0.attrs[sampling_frequency].value 245760000 # 245.76 MSPS rx0.attrs[rf_bandwidth].value 100000000 rx0.attrs[lo_frequency].value 2400000000 # 2.4 GHz rx0.attrs[hardwaregain].value 20 # 20 dB gain rx0.enabled True # 3. 创建缓冲区1MB 262144 complex samples buf iio.Buffer(dev, 262144) # 4. 实时 FFT 绘图 plt.ion() fig, ax plt.subplots() x np.fft.fftfreq(262144, d1/245760000) line, ax.plot(x[:131072], np.zeros(131072)) ax.set_xlim(0, 120e6) ax.set_ylim(-100, 0) ax.set_ylabel(PSD (dBFS)) ax.set_xlabel(Frequency (Hz)) print(Starting ADC capture... Press CtrlC to stop) try: while True: buf.refill() # 从硬件填充数据 data buf.read() # 解析为 int16 复数I/Q 各 16bit iq np.frombuffer(data, dtypenp.int16).astype(np.float32) iq iq[::2] 1j * iq[1::2] # 交错转复数 # FFT PSD psd 10 * np.log10(np.abs(np.fft.fft(iq))**2 / len(iq)) line.set_ydata(psd[:131072]) fig.canvas.draw() fig.canvas.flush_events() time.sleep(0.1) except KeyboardInterrupt: print(\nStopped.) finally: buf.destroy() ctx.destroy()6.3 验证通过的标志与典型输出运行python3 adc_fft.py后你应该看到终端输出Starting ADC capture...图形窗口实时刷新横轴 0–120 MHz纵轴 -100 到 0 dBFS若输入端接 1 GHz 信号源图中会在 1 GHz 处出现尖峰注意x 轴是基带频谱需根据 LO 频率换算若无信号底噪应均匀分布在 -80 dBFS 左右无明显杂散。关键指标refill()调用耗时 5 ms说明 DMA 链路正常np.max(psd) -40 dBFS说明 ADC 动态范围正常np.std(psd[1000:10000]) 2说明底噪平稳无 PLL 抖动。从那以后我每次部署 ZC706ADRV9009都强制走一遍这个adc_fft.py流程——它不依赖任何 GUI、不依赖 SDK、不依赖 PetaLinux只靠libiio和硬件本身说话。只要 FFT 图出来我就知道这一套环境真正活了。希望帮到你。本文还有配套的精品资源点击获取