Zephyr MAX32680 EVKIT 开发板支持详解硬件资源、跳线配置与烧录调试实战【免费下载链接】zephyrPrimary Git Repository for the Zephyr Project. Zephyr is a new generation, scalable, optimized, secure RTOS for multiple hardware architectures.项目地址: https://gitcode.com/GitHub_Trending/ze/zephyr本篇技术指南基于 Zephyr 仓库中 MAX32680 EVKIT 官方板级文档 及其配套的设备树、默认配置与烧录脚本系统讲解max32680evkit这块 ADI 超低功耗无线 SoC 评估板在 Zephyr 中的硬件能力、25 组板载跳线JP1–JP25的电气含义、设备树中预置的 UART/显示/按键/Flash 分区资源以及通过 OpenOCD 完成west flash/west debug的完整流程。读完本文读者可以直接在该板上编译并运行 Zephyr 固件理解其调试接口的 1.8V 电平约束与全片擦除的实现机制。1. 板级概览MAX32680 评估套件EV kit是一个用于评估 MAX32680 微控制器能力的硬件平台。MAX32680 是一款面向工业与医疗传感器场景的先进 SoC板载单电感多输出SIMO降压调节器系统负责供电管理并集成了新一代Bluetooth 5.2 LE无线电。Zephyr 的移植即运行在该 MAX32680 MCU 之上。在 Zephyr 中该板对应的构建标识符board qualifier为max32680evkit/max32680/m4其声明位于 boards/adi/max32680evkit/max32680evkit_max32680_m4.yamlvendor: adi、type: mcu、arch: arm支持工具链zephyr与gnuarmemb存储容量声明ram: 48、flash: 512单位 KB。2. 硬件规格2.1 MAX32680 MCU超低功耗无线微控制器片内 100MHz 振荡器512KB Flash 与 128KB SRAM其中一个 32KB SRAM 组可选 ECCBluetooth 5.2 LE 无线电专用超低功耗 32 位 RISC-V 协处理器卸载时序敏感的蓝牙处理支持 AoA、AoD、LE Audio 与 Mesh高吞吐模式2Mbps、长距离模式125kbps 与 500kbps接收灵敏度 -97.5dBm发射功率 4.5dBm单端天线接口50Ω智能集成降低 BOM、成本与 PCB 面积两个 16 位至 24 位 Sigma-Delta ADC12 个通道可分配给任意 ADC分辨率与采样率灵活24 位 0.4ksps16 位 4ksps4 路外部输入、10 位 Sigma-Delta ADC 7.8ksps12 位 DAC片上温度传感器数字外设2 路 SPI、2 路 I2C、最多 4 路 UART、最多 36 个 GPIO定时器6 个 32 位定时器、2 个看门狗定时器、2 路脉冲串输出、1-Wire 主机电源管理最大化电池寿命2.0V 至 3.6V 供电电压范围集成 SIMO 电源调节器动态电压调节DVS3.0V 下 ACTIVE 模式电流 23.8μA/MHzCoremark3.0V 下 32KB SRAM 保持电流 4.4μA低功耗模式下 SRAM 保持可配置健壮的安全性与可靠性TRNG安全非易失密钥存储与 AES-128/192/256安全启动以保护 IP/固件工作温度 -40 °C 至 85 °C2.2 EVKIT 板载外部器件SMA 连接器用于外接蓝牙天线128 x 1281.45 英寸彩色 TFT 显示屏SPI 接口两颗可选的高精度板载电压基准USB 2.0 Micro B 转串口 UART通过板载跳线在 UART1 与 LPUART0 之间选择所有 GPIO 信号通过 0.1 英寸排针引出4 路模拟输入经 SMA 连接器接入配置为差分8 路模拟输入经 0.1 英寸排针接入配置为单端12 路模拟输入可选外挂离散滤波网络DAC 经 SMA 连接器或测试点引出10 针 SWD 连接器JH1010 针 RV JTAG 连接器板电源由 USB 口提供板载 3.3V LDO 为 MAX32680 内部 SIMO 供电提供测试环路可外接可选的 VCORE 电源通过跳线可对全部 IC 电源轨进行独立电流测量2 个通用 LED 与 2 个通用按键2.3 Zephyr 声明支持的功能根据 board.yml 中supported列表该板在 Zephyr 中声明支持gpio、serial、trng、i2c、dma、watchdog、spi、adc、counter、w1、flash、rtc_counter。3. 连接与跳线配置JP1–JP25该 EVKIT 上有 25 组跳线分别控制电源、基准、I2C 上拉电平、LED 连接、HART/FSK 模拟电路以及 USB 串口桥接的目标 UART。以下为文档中完整定义的跳线行为表跳线信号设置说明JP1VREGIOpen断开 MAX32680 SIMO 的 3.3V 供电JP1VREGIClosed将 3.3V 连接到 MAX32680 SIMOJP2REF0P2-1将外部高精度电压基准连接到 REF0PJP2REF0P2-3将内部电压基准连接到 REF0PJP3REF0NOpen将 REF0N 与地断开JP3REF0NClosed将 REF0N 连接到地JP4VDDIO_AUXOpen将 VDDIO_AUX 与上拉及基准电压断开JP4VDDIO_AUXClosed将 VDDIO_AUX 连接到上拉及基准电压JP5VDDIOHOpen将 VREGO_A 连接到 VDDIOHJP5VDDIOHClosed将外部 LDO 的 3.3V 连接到 VDDIOHJP6REF1P2-1将外部高精度电压基准连接到 REF1PJP6REF1P2-3将内部电压基准连接到 REF1PJP7REF1NOpen将 REF1N 与地断开JP7REF1NClosed将 REF1N 连接到地JP8I2C0_SDA / I2C0_SCL2-1I2C0 上拉连接到 VDDIO_AUX1.8VJP8I2C0_SDA / I2C0_SCL2-3I2C0 上拉连接到 3.3VJP9I2C1_SDA / I2C1_SCL2-1I2C1 上拉连接到 VDDIO_AUX1.8VJP9I2C1_SDA / I2C1_SCL2-3I2C1 上拉连接到 3.3VJP10P0_24Open断开红色 LED D1 与 P0_24 的连接JP10P0_24Closed将红色 LED D1 连接到 P0_24JP11P0_25Open断开绿色 LED D2 与 P0_25 的连接JP11P0_25Closed将绿色 LED D2 连接到 P0_25JP12FSK_INOpen将 FSK_IN 与 HART 模拟电路断开JP12FSK_INClosed将 FSK_IN 连接到 HART 模拟电路JP13RCV_FSKOpen将 RCV_FSK 与 CC LOOP 断开JP13RCV_FSKClosed将 RCV_FSK 连接到 CC LOOPJP14FSK_OUTOpen将 FSK_OUT 与 HART 模拟电路断开JP14FSK_OUTClosed将 FSK_OUT 连接到 HART 模拟电路JP15RCV_FSKOpen将 RCV_FSK 与 XFMR LOOP 断开JP15RCV_FSKClosed将 RCV_FSK 连接到 XFMR LOOPJP16RLOADOpen将 249Ω 电阻分流器从 CC LOOP 断开JP16RLOADClosed将 249Ω 电阻分流器连接到 CC LOOPJP17FSK AMP GAINOpen启用 FSK 可变放大增益JP17FSK AMP GAINClosed禁用 FSK 可变放大增益JP18AMP BYPASS2-1启用 FSK 放大器JP18AMP BYPASS2-3旁路 FSK 放大器JP19FSK AMP GAINOpen启用 FSK 固定放大增益JP19FSK AMP GAINClosed禁用 FSK 固定放大增益JP20HART_RTSOpen启用 HART_RTS 光耦收发器JP20HART_RTSClosed旁路 HART_RTS 光耦收发器JP21RLOADOpen将 249Ω 电阻分流器从 XFMR LOOP 断开JP21RLOADClosed将 249Ω 电阻分流器连接到 XFMR LOOPJP22UART0_RX2-1断开 USB 桥接器与 UART1_RXP0.12JP22UART0_RX2-3将 USB 桥接器连接到 LPUART_RXP2.6JP23UART0_TX2-1断开 USB 桥接器与 UART1_TXP0.13JP23UART0_TX2-3将 USB 桥接器连接到 LPUART_TXP2.7JP24HART_INOpen / 1-2断开 / 连接 USB 桥接器 TX 与 HART_INP0.1JP24HART_OUTOpen / 2-3断开 / 连接 USB 桥接器 RX 与 HART_OUTP0.0JP24HART_RTSOpen / 3-4断开 / 连接 USB 桥接器 TX 与 HART_RTSP0.3JP24HART_OCDOpen / 4-5断开 / 连接 USB 桥接器 TX 与 HART_OCDP0.2JP25RSTNOpen将 DUT_3V3_RSTN 与 RSTN 断开JP25RSTNClosed将 DUT_3V3_RSTN 连接到 RSTN其中对 Zephyr 用户最关键的有三组JP1SIMO 的 3.3V 供电通断、JP22/JP23决定 USB 串口桥接器接的是 UART1 还是 LPUART直接影响控制台输出在哪一路、以及JP10/JP11决定 P0_24/P0_25 上的 LED 是否接入。4. 板级设备树控制台、显示、按键与 Flash 分区板级设备树 max32680evkit_max32680_m4.dts 在 SoC 基座adi/max32/max32680-m4.dtsi位于 dts/arm/adi/max32/ 目录之上做了板级配置核心内容如下4.1 chosen 节点与外设启用chosen { zephyr,code-partition code_partition; zephyr,console uart1; zephyr,shell-uart uart1; zephyr,sram sram2; zephyr,flash flash0; zephyr,display st7735; };控制台绑定到uart1引脚复用为uart1a_tx_p0_13/uart1a_rx_p0_12即 P0.13/P0.12与跳线表 JP22/JP23 中 “2-1” 位置的 USB 桥接器目标一致参数为 115200 波特率、8 数据位、无校验uart1 { pinctrl-0 uart1a_tx_p0_13 uart1a_rx_p0_12; pinctrl-names default; current-speed 115200; >led1: led_1 { gpios gpio0 24 GPIO_ACTIVE_LOW; label Red LED; }; led2: led_2 { gpios gpio0 25 GPIO_ACTIVE_LOW; label Blue LED; };两个 LED 位于gpio0的 24、25 号引脚低电平有效对应跳线 JP10/JP11 控制的 D1/D2 通路。按键pb1/pb2位于 P0_26/P0_27上拉、低电平有效分别映射为INPUT_KEY_0、INPUT_KEY_1。此外还预置了兼容样本工程的别名led0/led1、sw0/sw1、watchdog0。4.3 板载 ST7735 TFT 显示屏设备树通过 MIPI DBISPI 3-wire 模式驱动板上 128x128 的 ST7735R 彩屏SPI 时钟上限 6MHz并给出完整的初始化序列参数colmod 0x05表示 16-bit 像素格式、madctl 0xc0行/列交换、gamctrp1/gamctrn1为 Gamma 表等。zephyr,display指向该节点因此启用CONFIG_DISPLAY后 Zephyr 的 display 子系统和 LVGL 可直接使用此屏。配套的板级 KconfigKconfig.defconfig进一步说明当DISPLAY开启时MIPI_DBI_SPI_3WIRE默认置y若同时启用LVGL则LV_COLOR_16_SWAP默认置y——因为 ST7735 的 16-bit RGB 数据需要字节序交换才能正确显示。4.4 Flash 分区code_partition: partition0 { compatible zephyr,mapped-partition; reg 0x0 DT_SIZE_K(448); read-only; }; storage_partition: partition70000 { compatible zephyr,mapped-partition; label storage; reg 0x70000 DT_SIZE_K(64); };512KB Flash 被划分为两段0x0起的 448KB 代码分区只读由zephyr,code-partition选定与0x70000起的 64KB 存储分区可用于 Flash 存储子系统。5. 默认配置defconfig默认配置 内容精简只启用最基础的硬件能力# Enable MPU CONFIG_ARM_MPUy # Enable GPIO CONFIG_GPIOy # Console CONFIG_CONSOLEy CONFIG_UART_CONSOLEy # Enable UART CONFIG_SERIALy CONFIG_UART_INTERRUPT_DRIVENy CONFIG_USE_DT_CODE_PARTITIONy要点解读CONFIG_ARM_MPUy使能 MPU为多域/受保护访问提供基础CONFIG_CONSOLEyCONFIG_UART_CONSOLEy控制台走 UART即第 4.1 节的 uart1CONFIG_USE_DT_CODE_PARTITIONy使固件只链接进 448KB 的code_partition与设备树分区一致TRNG、I2C、SPI、DMA、看门狗等硬件虽在 DTS 中status okay但相应 Kconfig 按需由应用工程开启即可生效。6. 编程与调试6.1 烧录west flashMAX32680 的烧录方式是将外部调试探针连接到板上的SWD 端口10 针 Cortex 连接器 JH10。注意文档明确说明SWD 逻辑电平为 1.8VVDDIO_AUX选择调试器时需确认其支持 1.8V VREF。探针连接宿主机后直接执行west flash即可把固件镜像写入 Flash执行全片擦除时附加--erase选项。从仓库的板级构建脚本 board.cmake 可以看到烧录统一走 OpenOCD 运行器并复用 boards/common/openocd-adi-max32.boards.cmake 中的 ADI MAX32 系列通用配置。对 ARMCortex-M4目标其关键行为是接口默认cmsis-dap.cfg目标默认${CONFIG_SOC}.cfg即 max32680 对应 cfg因此CMSIS-DAP 探针如 DAP Link是默认适配路径--target-handle_CHIPNAME.cpu锁定 CPU 核对 Cortex-M 系列下发allow_low_pwr_dbg注释说明部分板子在低功耗调试下复位会失败max32660 被显式排除全片擦除命令为max32xxx mass_erase 0——这正是west flash --erase背后的 OpenOCD 命令。若使用 J-Link 等其它探针可在west flash时通过-DOPENOCD_ARGS覆盖接口/目标 cfg或按该 cmake 文件的变量约定MAX32_INTERFACE_CFG/MAX32_TARGET_CFG传入自定义配置。6.2 调试west debug文档指引调试时参照烧录章节连接探针把west flash换成west debug即可进入 GDB 会话。其运行器参数与烧录完全同源同一组 OpenOCD 接口与目标配置因此 1.8V SWD 电平与 JH10 接口的注意事项同样适用。板上的 10 针 RV JTAG 连接器则面向 RISC-V 协处理器核文档未提供 Zephyr 侧的使用说明。6.3 典型构建命令以仓库自带的 hello_world 样本为例适用前提已安装 Zephyr SDK 或 zephyr 工具链、west 已初始化工作区、调试探针经 JH10 连接west build -b max32680evkit/max32680/m4 samples/hello_world west flash # 或带全片擦除 west flash --erase # 或进入 GDB 调试 west debug串口终端建议使用 115200 波特率、8N1与 DTS 中current-speed/data-bits/parity一致若控制台无输出首先检查 JP22/JP23 是否位于 2-1 位置USB 桥接器接 UART1以及 JP1 是否为 ClosedSIMO 供电接通。7. 小结与参考文件主题仓库路径板级文档本文主体来源boards/adi/max32680evkit/doc/index.rst板级设备树boards/adi/max32680evkit/max32680evkit_max32680_m4.dts默认 Kconfigboards/adi/max32680evkit/max32680evkit_max32680_m4_defconfig板级元数据boards/adi/max32680evkit/max32680evkit_max32680_m4.yaml板级 Kconfigboards/adi/max32680evkit/Kconfig.max32680evkit、boards/adi/max32680evkit/Kconfig.defconfig烧录脚本boards/adi/max32680evkit/board.cmake、boards/common/openocd-adi-max32.boards.cmakeSoC 基座 DTS 目录dts/arm/adi/max32/综合来看max32680evkit在 Zephyr 中的定位是一块以超低功耗无线传感器评估为核心的板子设备树默认点亮 UART1 控制台与 ST7735 彩屏Flash 划分出 448KB 代码区与 64KB 存储区烧录/调试链路统一收敛到 OpenOCD CMSIS-DAP max32xxx mass_erase这一套 ADI MAX32 通用机制。掌握 JP1/JP10/JP11/JP22/JP23 这几组跳线的含义再配合 1.8V SWD 电平这一硬性前提即可顺利完成该板上的固件构建、烧录与调试全流程。【免费下载链接】zephyrPrimary Git Repository for the Zephyr Project. Zephyr is a new generation, scalable, optimized, secure RTOS for multiple hardware architectures.项目地址: https://gitcode.com/GitHub_Trending/ze/zephyr创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考 Zephyr MAX32680 EVKIT 开发板支持详解：硬件资源、跳线配置与烧录调试实战
Zephyr MAX32680 EVKIT 开发板支持详解硬件资源、跳线配置与烧录调试实战【免费下载链接】zephyrPrimary Git Repository for the Zephyr Project. Zephyr is a new generation, scalable, optimized, secure RTOS for multiple hardware architectures.项目地址: https://gitcode.com/GitHub_Trending/ze/zephyr本篇技术指南基于 Zephyr 仓库中 MAX32680 EVKIT 官方板级文档 及其配套的设备树、默认配置与烧录脚本系统讲解max32680evkit这块 ADI 超低功耗无线 SoC 评估板在 Zephyr 中的硬件能力、25 组板载跳线JP1–JP25的电气含义、设备树中预置的 UART/显示/按键/Flash 分区资源以及通过 OpenOCD 完成west flash/west debug的完整流程。读完本文读者可以直接在该板上编译并运行 Zephyr 固件理解其调试接口的 1.8V 电平约束与全片擦除的实现机制。1. 板级概览MAX32680 评估套件EV kit是一个用于评估 MAX32680 微控制器能力的硬件平台。MAX32680 是一款面向工业与医疗传感器场景的先进 SoC板载单电感多输出SIMO降压调节器系统负责供电管理并集成了新一代Bluetooth 5.2 LE无线电。Zephyr 的移植即运行在该 MAX32680 MCU 之上。在 Zephyr 中该板对应的构建标识符board qualifier为max32680evkit/max32680/m4其声明位于 boards/adi/max32680evkit/max32680evkit_max32680_m4.yamlvendor: adi、type: mcu、arch: arm支持工具链zephyr与gnuarmemb存储容量声明ram: 48、flash: 512单位 KB。2. 硬件规格2.1 MAX32680 MCU超低功耗无线微控制器片内 100MHz 振荡器512KB Flash 与 128KB SRAM其中一个 32KB SRAM 组可选 ECCBluetooth 5.2 LE 无线电专用超低功耗 32 位 RISC-V 协处理器卸载时序敏感的蓝牙处理支持 AoA、AoD、LE Audio 与 Mesh高吞吐模式2Mbps、长距离模式125kbps 与 500kbps接收灵敏度 -97.5dBm发射功率 4.5dBm单端天线接口50Ω智能集成降低 BOM、成本与 PCB 面积两个 16 位至 24 位 Sigma-Delta ADC12 个通道可分配给任意 ADC分辨率与采样率灵活24 位 0.4ksps16 位 4ksps4 路外部输入、10 位 Sigma-Delta ADC 7.8ksps12 位 DAC片上温度传感器数字外设2 路 SPI、2 路 I2C、最多 4 路 UART、最多 36 个 GPIO定时器6 个 32 位定时器、2 个看门狗定时器、2 路脉冲串输出、1-Wire 主机电源管理最大化电池寿命2.0V 至 3.6V 供电电压范围集成 SIMO 电源调节器动态电压调节DVS3.0V 下 ACTIVE 模式电流 23.8μA/MHzCoremark3.0V 下 32KB SRAM 保持电流 4.4μA低功耗模式下 SRAM 保持可配置健壮的安全性与可靠性TRNG安全非易失密钥存储与 AES-128/192/256安全启动以保护 IP/固件工作温度 -40 °C 至 85 °C2.2 EVKIT 板载外部器件SMA 连接器用于外接蓝牙天线128 x 1281.45 英寸彩色 TFT 显示屏SPI 接口两颗可选的高精度板载电压基准USB 2.0 Micro B 转串口 UART通过板载跳线在 UART1 与 LPUART0 之间选择所有 GPIO 信号通过 0.1 英寸排针引出4 路模拟输入经 SMA 连接器接入配置为差分8 路模拟输入经 0.1 英寸排针接入配置为单端12 路模拟输入可选外挂离散滤波网络DAC 经 SMA 连接器或测试点引出10 针 SWD 连接器JH1010 针 RV JTAG 连接器板电源由 USB 口提供板载 3.3V LDO 为 MAX32680 内部 SIMO 供电提供测试环路可外接可选的 VCORE 电源通过跳线可对全部 IC 电源轨进行独立电流测量2 个通用 LED 与 2 个通用按键2.3 Zephyr 声明支持的功能根据 board.yml 中supported列表该板在 Zephyr 中声明支持gpio、serial、trng、i2c、dma、watchdog、spi、adc、counter、w1、flash、rtc_counter。3. 连接与跳线配置JP1–JP25该 EVKIT 上有 25 组跳线分别控制电源、基准、I2C 上拉电平、LED 连接、HART/FSK 模拟电路以及 USB 串口桥接的目标 UART。以下为文档中完整定义的跳线行为表跳线信号设置说明JP1VREGIOpen断开 MAX32680 SIMO 的 3.3V 供电JP1VREGIClosed将 3.3V 连接到 MAX32680 SIMOJP2REF0P2-1将外部高精度电压基准连接到 REF0PJP2REF0P2-3将内部电压基准连接到 REF0PJP3REF0NOpen将 REF0N 与地断开JP3REF0NClosed将 REF0N 连接到地JP4VDDIO_AUXOpen将 VDDIO_AUX 与上拉及基准电压断开JP4VDDIO_AUXClosed将 VDDIO_AUX 连接到上拉及基准电压JP5VDDIOHOpen将 VREGO_A 连接到 VDDIOHJP5VDDIOHClosed将外部 LDO 的 3.3V 连接到 VDDIOHJP6REF1P2-1将外部高精度电压基准连接到 REF1PJP6REF1P2-3将内部电压基准连接到 REF1PJP7REF1NOpen将 REF1N 与地断开JP7REF1NClosed将 REF1N 连接到地JP8I2C0_SDA / I2C0_SCL2-1I2C0 上拉连接到 VDDIO_AUX1.8VJP8I2C0_SDA / I2C0_SCL2-3I2C0 上拉连接到 3.3VJP9I2C1_SDA / I2C1_SCL2-1I2C1 上拉连接到 VDDIO_AUX1.8VJP9I2C1_SDA / I2C1_SCL2-3I2C1 上拉连接到 3.3VJP10P0_24Open断开红色 LED D1 与 P0_24 的连接JP10P0_24Closed将红色 LED D1 连接到 P0_24JP11P0_25Open断开绿色 LED D2 与 P0_25 的连接JP11P0_25Closed将绿色 LED D2 连接到 P0_25JP12FSK_INOpen将 FSK_IN 与 HART 模拟电路断开JP12FSK_INClosed将 FSK_IN 连接到 HART 模拟电路JP13RCV_FSKOpen将 RCV_FSK 与 CC LOOP 断开JP13RCV_FSKClosed将 RCV_FSK 连接到 CC LOOPJP14FSK_OUTOpen将 FSK_OUT 与 HART 模拟电路断开JP14FSK_OUTClosed将 FSK_OUT 连接到 HART 模拟电路JP15RCV_FSKOpen将 RCV_FSK 与 XFMR LOOP 断开JP15RCV_FSKClosed将 RCV_FSK 连接到 XFMR LOOPJP16RLOADOpen将 249Ω 电阻分流器从 CC LOOP 断开JP16RLOADClosed将 249Ω 电阻分流器连接到 CC LOOPJP17FSK AMP GAINOpen启用 FSK 可变放大增益JP17FSK AMP GAINClosed禁用 FSK 可变放大增益JP18AMP BYPASS2-1启用 FSK 放大器JP18AMP BYPASS2-3旁路 FSK 放大器JP19FSK AMP GAINOpen启用 FSK 固定放大增益JP19FSK AMP GAINClosed禁用 FSK 固定放大增益JP20HART_RTSOpen启用 HART_RTS 光耦收发器JP20HART_RTSClosed旁路 HART_RTS 光耦收发器JP21RLOADOpen将 249Ω 电阻分流器从 XFMR LOOP 断开JP21RLOADClosed将 249Ω 电阻分流器连接到 XFMR LOOPJP22UART0_RX2-1断开 USB 桥接器与 UART1_RXP0.12JP22UART0_RX2-3将 USB 桥接器连接到 LPUART_RXP2.6JP23UART0_TX2-1断开 USB 桥接器与 UART1_TXP0.13JP23UART0_TX2-3将 USB 桥接器连接到 LPUART_TXP2.7JP24HART_INOpen / 1-2断开 / 连接 USB 桥接器 TX 与 HART_INP0.1JP24HART_OUTOpen / 2-3断开 / 连接 USB 桥接器 RX 与 HART_OUTP0.0JP24HART_RTSOpen / 3-4断开 / 连接 USB 桥接器 TX 与 HART_RTSP0.3JP24HART_OCDOpen / 4-5断开 / 连接 USB 桥接器 TX 与 HART_OCDP0.2JP25RSTNOpen将 DUT_3V3_RSTN 与 RSTN 断开JP25RSTNClosed将 DUT_3V3_RSTN 连接到 RSTN其中对 Zephyr 用户最关键的有三组JP1SIMO 的 3.3V 供电通断、JP22/JP23决定 USB 串口桥接器接的是 UART1 还是 LPUART直接影响控制台输出在哪一路、以及JP10/JP11决定 P0_24/P0_25 上的 LED 是否接入。4. 板级设备树控制台、显示、按键与 Flash 分区板级设备树 max32680evkit_max32680_m4.dts 在 SoC 基座adi/max32/max32680-m4.dtsi位于 dts/arm/adi/max32/ 目录之上做了板级配置核心内容如下4.1 chosen 节点与外设启用chosen { zephyr,code-partition code_partition; zephyr,console uart1; zephyr,shell-uart uart1; zephyr,sram sram2; zephyr,flash flash0; zephyr,display st7735; };控制台绑定到uart1引脚复用为uart1a_tx_p0_13/uart1a_rx_p0_12即 P0.13/P0.12与跳线表 JP22/JP23 中 “2-1” 位置的 USB 桥接器目标一致参数为 115200 波特率、8 数据位、无校验uart1 { pinctrl-0 uart1a_tx_p0_13 uart1a_rx_p0_12; pinctrl-names default; current-speed 115200; >led1: led_1 { gpios gpio0 24 GPIO_ACTIVE_LOW; label Red LED; }; led2: led_2 { gpios gpio0 25 GPIO_ACTIVE_LOW; label Blue LED; };两个 LED 位于gpio0的 24、25 号引脚低电平有效对应跳线 JP10/JP11 控制的 D1/D2 通路。按键pb1/pb2位于 P0_26/P0_27上拉、低电平有效分别映射为INPUT_KEY_0、INPUT_KEY_1。此外还预置了兼容样本工程的别名led0/led1、sw0/sw1、watchdog0。4.3 板载 ST7735 TFT 显示屏设备树通过 MIPI DBISPI 3-wire 模式驱动板上 128x128 的 ST7735R 彩屏SPI 时钟上限 6MHz并给出完整的初始化序列参数colmod 0x05表示 16-bit 像素格式、madctl 0xc0行/列交换、gamctrp1/gamctrn1为 Gamma 表等。zephyr,display指向该节点因此启用CONFIG_DISPLAY后 Zephyr 的 display 子系统和 LVGL 可直接使用此屏。配套的板级 KconfigKconfig.defconfig进一步说明当DISPLAY开启时MIPI_DBI_SPI_3WIRE默认置y若同时启用LVGL则LV_COLOR_16_SWAP默认置y——因为 ST7735 的 16-bit RGB 数据需要字节序交换才能正确显示。4.4 Flash 分区code_partition: partition0 { compatible zephyr,mapped-partition; reg 0x0 DT_SIZE_K(448); read-only; }; storage_partition: partition70000 { compatible zephyr,mapped-partition; label storage; reg 0x70000 DT_SIZE_K(64); };512KB Flash 被划分为两段0x0起的 448KB 代码分区只读由zephyr,code-partition选定与0x70000起的 64KB 存储分区可用于 Flash 存储子系统。5. 默认配置defconfig默认配置 内容精简只启用最基础的硬件能力# Enable MPU CONFIG_ARM_MPUy # Enable GPIO CONFIG_GPIOy # Console CONFIG_CONSOLEy CONFIG_UART_CONSOLEy # Enable UART CONFIG_SERIALy CONFIG_UART_INTERRUPT_DRIVENy CONFIG_USE_DT_CODE_PARTITIONy要点解读CONFIG_ARM_MPUy使能 MPU为多域/受保护访问提供基础CONFIG_CONSOLEyCONFIG_UART_CONSOLEy控制台走 UART即第 4.1 节的 uart1CONFIG_USE_DT_CODE_PARTITIONy使固件只链接进 448KB 的code_partition与设备树分区一致TRNG、I2C、SPI、DMA、看门狗等硬件虽在 DTS 中status okay但相应 Kconfig 按需由应用工程开启即可生效。6. 编程与调试6.1 烧录west flashMAX32680 的烧录方式是将外部调试探针连接到板上的SWD 端口10 针 Cortex 连接器 JH10。注意文档明确说明SWD 逻辑电平为 1.8VVDDIO_AUX选择调试器时需确认其支持 1.8V VREF。探针连接宿主机后直接执行west flash即可把固件镜像写入 Flash执行全片擦除时附加--erase选项。从仓库的板级构建脚本 board.cmake 可以看到烧录统一走 OpenOCD 运行器并复用 boards/common/openocd-adi-max32.boards.cmake 中的 ADI MAX32 系列通用配置。对 ARMCortex-M4目标其关键行为是接口默认cmsis-dap.cfg目标默认${CONFIG_SOC}.cfg即 max32680 对应 cfg因此CMSIS-DAP 探针如 DAP Link是默认适配路径--target-handle_CHIPNAME.cpu锁定 CPU 核对 Cortex-M 系列下发allow_low_pwr_dbg注释说明部分板子在低功耗调试下复位会失败max32660 被显式排除全片擦除命令为max32xxx mass_erase 0——这正是west flash --erase背后的 OpenOCD 命令。若使用 J-Link 等其它探针可在west flash时通过-DOPENOCD_ARGS覆盖接口/目标 cfg或按该 cmake 文件的变量约定MAX32_INTERFACE_CFG/MAX32_TARGET_CFG传入自定义配置。6.2 调试west debug文档指引调试时参照烧录章节连接探针把west flash换成west debug即可进入 GDB 会话。其运行器参数与烧录完全同源同一组 OpenOCD 接口与目标配置因此 1.8V SWD 电平与 JH10 接口的注意事项同样适用。板上的 10 针 RV JTAG 连接器则面向 RISC-V 协处理器核文档未提供 Zephyr 侧的使用说明。6.3 典型构建命令以仓库自带的 hello_world 样本为例适用前提已安装 Zephyr SDK 或 zephyr 工具链、west 已初始化工作区、调试探针经 JH10 连接west build -b max32680evkit/max32680/m4 samples/hello_world west flash # 或带全片擦除 west flash --erase # 或进入 GDB 调试 west debug串口终端建议使用 115200 波特率、8N1与 DTS 中current-speed/data-bits/parity一致若控制台无输出首先检查 JP22/JP23 是否位于 2-1 位置USB 桥接器接 UART1以及 JP1 是否为 ClosedSIMO 供电接通。7. 小结与参考文件主题仓库路径板级文档本文主体来源boards/adi/max32680evkit/doc/index.rst板级设备树boards/adi/max32680evkit/max32680evkit_max32680_m4.dts默认 Kconfigboards/adi/max32680evkit/max32680evkit_max32680_m4_defconfig板级元数据boards/adi/max32680evkit/max32680evkit_max32680_m4.yaml板级 Kconfigboards/adi/max32680evkit/Kconfig.max32680evkit、boards/adi/max32680evkit/Kconfig.defconfig烧录脚本boards/adi/max32680evkit/board.cmake、boards/common/openocd-adi-max32.boards.cmakeSoC 基座 DTS 目录dts/arm/adi/max32/综合来看max32680evkit在 Zephyr 中的定位是一块以超低功耗无线传感器评估为核心的板子设备树默认点亮 UART1 控制台与 ST7735 彩屏Flash 划分出 448KB 代码区与 64KB 存储区烧录/调试链路统一收敛到 OpenOCD CMSIS-DAP max32xxx mass_erase这一套 ADI MAX32 通用机制。掌握 JP1/JP10/JP11/JP22/JP23 这几组跳线的含义再配合 1.8V SWD 电平这一硬性前提即可顺利完成该板上的固件构建、烧录与调试全流程。【免费下载链接】zephyrPrimary Git Repository for the Zephyr Project. Zephyr is a new generation, scalable, optimized, secure RTOS for multiple hardware architectures.项目地址: https://gitcode.com/GitHub_Trending/ze/zephyr创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考