说实话每次在群里看到有人把“高增益、高带宽、高PSRR”这三个词并排放在一个LDO前面我第一反应都是这兄弟要么是刚接手一个难啃的规格书要么就是已经被上一版流片折磨到想梭哈一把。做过电源管理的人都知道低压差线性稳压器看着结构简单——误差放大器、功率管、反馈分压电阻三件套但真要把这三个指标同时做到“高”那基本是模拟设计里典型的“既要又要还要”困局。增益做高了带宽容易被功率管栅极那个大电容拖死带宽好不容易拉上去PSRR又会在单位增益带宽附近提前滚降你要是再把PSRR的要求卡到1MHz甚至更高频率很多人第一反应就是“这活儿我不接了你去找DCDC吧”。但这类需求在现实里真实存在比如给高性能ADC、SerDes的PLL供电外部干扰频段动不动到几百kHz甚至MHz级别负载瞬态又要求快速响应输出电压精度还必须稳如老狗。这篇文章我不打算讲教科书上的理论堆砌而是把一套实际能跑通的“高增益高带宽高PSRR LDO架构”完整拆给你看它的整体拓扑长什么样三个指标分别由哪一级电路负责参数怎么估算仿真怎么搭以及最容易翻车的地方在哪里。内容比较长建议正在做片上LDO、或者是刚接触电源管理方向的研究生们拿小本本记一下。1. “三高”指标背后的设计矛盾1.1 增益和带宽同一个节点上的两种拉扯先聊一个很多新手一开始没意识到的点增益和带宽在LDO里不是两条独立的设计路线它们是在同一个高阻输出节点上打架。误差放大器要靠比较大的输出阻抗来获得高增益但高阻节点只要一挂负载电容极点频率就会被压得很低。这里有个很直观的估算例子。假设你的误差放大器输出阻抗做到了5MΩ这是为了把增益做大然后你直接用这个节点去驱动功率管的栅极。功率管为了过100mA的负载电流栅电容很容易做到10pF这个量级。那么这个节点的极点频率就是f_p 1 / (2π × R_out × C_g) ≈ 1 / (2π × 5MΩ × 10pF) ≈ 3.2kHz3.2kHz的主极点意味着什么如果你想把单位增益带宽做到10MHz而主极点只有3.2kHz那你开环直流增益至少要做到10MHz除以3.2kHz也就是3000多倍换算成dB大约是70dB。听起来好像还行但问题是这70dB的增益要由一个误差放大器单独扛下来而且整个环路的增益曲线从3.2kHz就开始以-20dB/dec往下掉到10MHz附近相位裕度早就被各种次极点吃干净了。更别说你还需要误差放大器去驱动这么大的电容负载摆率也会被拖垮。所以第一个矛盾就是增益要往高做需要高阻抗节点带宽要往高做又需要这个节点抗得住电容。这两个需求本质上就对同一个节点提出了相反的要求。1.2 PSRR到底由谁决定PSRR这个概念很多人以为它就是“环路增益越大PSRR就越高”这话对一半但真做起来会发现情况更复杂。一个PMOS功率管的LDO从电源VDD到输出VOUT的纹波穿通实际上有至少三条路径第一条路径是功率管本身。PMOS管的栅极和源极之间有寄生电容Cgs漏极和栅极之间有Cgd电源纹波可以通过电容直接耦合到输出这条路径在高频时很致命因为频率越高电容阻抗越低穿通越强。加上功率管有限的输出阻抗rds低频也有一点点直接泄漏只是通常被环路压下去了。第二条路径是误差放大器自身的PSRR。你的输入对管、电流镜负载、偏置电路全都挂在VDD上电源纹波会通过放大器内部的不对称路径出现在误差放大器的输出端然后被功率管放大。这个分量很讨厌因为环路增益能抑制的只是“从输出端返回来的误差”但误差放大器自己把电源噪声当成“输入信号”灌进环路反馈环路不仅不抑制它甚至可能帮你把它放大。第三条路径才是我们常说的“反馈环路抑制”能力。环路增益越大低频段的PSRR越好这个关系在低频是对的。但一旦频率超过单位增益带宽UGF环路就没有任何抑制能力了PSRR曲线会迅速劣化基本回到功率管直接穿通的水平。所以结论来了想要高PSRR不能只盯着一路子增益你至少需要三个动作同时做对——低频段靠高环路增益压、中频段靠高PSRR的误差放大器撑、高频段靠前馈抵消或者其他手段对冲功率管电容直通。1.3 常规两级LDO的结构性天花板我们来看看经典的“误差放大器PMOS功率管”两级LDO能走到哪一步。这种结构里误差放大器输出端直接接功率管栅极刚才算了栅极有10pF级别的寄生电容误差放大器为了增益又会把输出阻抗做高于是主极点非常低UGF很难推高。有人会想到那把误差放大器的输出阻抗做低一点不就行了可以但代价是增益断崖式下跌。你想拿一个低阻输出节点去驱动10pF电容还要保持高增益本质上是在让误差放大器在增益和驱动能力之间反复横跳。有人又想到了那在误差放大器和功率管之间加一级源跟随器缓冲确实很多设计是这么干的但缓冲器本身会引入一个新的寄生极点而且源跟随器要驱动功率管的大栅电容静态电流小了不行电流大了功耗爆炸。更关键的是即使你把UGF推到5MHz以上PSRR在超过UGF之后还是会面临一个无法回避的问题反馈环路已经失效功率管的Cgd直通把电源纹波直接送出去。换句话说常规两级LDO的结构性天花板就在这儿——高频PSRR不是靠调环路能救回来的必须在架构上想办法。2. 一种能把三个指标同时拉起来的架构2.1 整体思路低阻缓冲、增益提升、前馈抵消三管齐下既然常规两级结构在天花板之下那就得从架构层面重新拆分任务。我的做法是把LDO拆成三个功能明确的级让每一级只干一件事再把它们拼成一个完整的环路。整体拓扑用文字描述大概是这样的输入差分对PMOS管把反馈电压和基准电压做差送入一个带增益提升的折叠共源共栅负载形成一个高增益第一级第一级的输出不直接驱动功率管而是先进一级源跟随器缓冲由缓冲器去驱动功率管的大栅电容功率管仍然用PMOS源端接VDD漏端接输出。在这个主环路之外再单独拉一条电源纹波前馈路径从功率管的电源端取样纹波电流经过处理后反相注入到输出节点用来抵消高频段的电源直通泄漏。对应到三个指标上非常清晰高增益由第一级折叠共源共栅加上增益提升电路负责高带宽由源跟随器缓冲器把功率管大栅电容从高阻节点上“摘掉”负责高PSRR则是三管齐下低频靠高环路增益中频靠第一级自身的高PSRR高频靠前馈抵消。各干各的不再互相拉扯。这种架构不是什么玄学而是很多高性能LDO论文和量产芯片实际采用的思路。区别只在于细节缓冲器怎么做才能既低阻又省电前馈抵消怎么实现才能在全PVT下都有正确的幅度和相位。2.2 第一级高增益折叠共源共栅加增益提升第一级我推荐用折叠共源共栅结构。为什么不用简单的五管运放因为五管运放的增益也就40dB左右距离“高增益”三个字差得远。折叠共源共栅可以把输出阻抗推到兆欧级别在不用增益提升的情况下单级增益做到60到70dB并不难。具体点说我用输入PMOS差分对尾电流大概就30μA每个输入管分到15μA的静态电流。为了让跨导足够又不至于吃掉太多压降输入管的过驱动电压可以取到0.15V左右这时候每个输入管的跨导大约是0.2mA/V。负载用NMOS共源共栅电流镜输出节点的阻抗可以做到约8MΩ。那单级增益就是A_v1 g_m × R_out ≈ 0.2mA/V × 8MΩ ≈ 1600 ≈ 64dB64dB还不够“高增益”所以需要在这个基础上加增益提升。原理不复杂用一个辅助放大器把共源共栅管的栅极电压固定住让主管的漏端电压基本不变这样共源共栅管的输出阻抗会被辅助放大器的增益再抬高一截整体R_out可以提高10到20倍。加了增益提升之后第一级的增益能做到80dB甚至85dB以上。很多人听到增益提升就发怵觉得要多写好多电路。但从流片经验看这个付出是值得的因为它直接把低频PSRR和线性调整率的底子打好了。需要注意的是增益提升辅助放大器本身也要有电源抑制能力而且不能成为环路的稳定性短板后面第5章我会专门说这个坑。2.3 高带宽的关键低阻缓冲器怎么设计第一级输出是高阻节点这是它的优势但也是它的软肋。如果把这种高阻节点直接接到10pF的功率管栅极上主极点就掉到几kHz带宽彻底没戏。所以中间必须要有一级缓冲把栅极电容和大节点隔离。缓冲器最简单的实现是PMOS源跟随器它的输出阻抗大概是1/gm。你给它100μA的静态电流过驱动电压取0.2V那gm大概是1mA/V输出阻抗差不多1kΩ。这个1kΩ去推10pF的栅电容极点频率是f_gate 1 / (2π × 1kΩ × 10pF) ≈ 16MHz16MHz的极点对5MHz左右的UGF来说已经是一个需要认真对待的次极点但至少不会把带宽直接卡死。如果把缓冲器静态电流降到30μAgm就变成0.3mA/V输出阻抗3.3kΩ栅极点掉到4.8MHz这就会在主带宽附近引起很大的相位损失弄不好直接振荡。所以高带宽LDO的缓冲器绝不能省电流但也不能一味加大静态功耗。实践中我比较推荐给源跟随器做自适应偏置轻载时缓冲器静态电流可以小一点重载或者瞬态来的时候让偏置电流动态变大。这样既保住了带宽又把平时的功耗压下来。2.4 功率级怎么选尺寸和寄生电容的平衡功率管是整个LDO里最“大”的一个器件也是所有寄生问题的源头。选PMOS而不是NMOS做功率管是因为PMOS可以从VDD直接拉电流实现真正的低压差很多应用里输入输出压差就100mVNMOS做源跟随器的话压差天生就大。功率管的尺寸要同时满足两个约束满载时压差不能太大导通电阻要够低同时栅极寄生电容又不能大到让缓冲器完全推不动。拿100mA最大负载来估算如果允许压差在150mV左右那功率管导通阻抗需要做到1.5Ω左右。为了达到这个导通阻抗在0.18μm工艺下功率管宽长比做到几千比一很正常比如W/L做到4000μm/0.5μm。这么大的尺寸栅电容算下来确实就是10pF量级。有人看到这个寄生电容就头大但在2.3节的缓冲器方案下它并没有那么可怕。真正需要注意的是功率管自身的沟道长度调制和温度系数——满载时导通电阻随温度升高会变差如果电流余量留得不够高温下压差会超标。3. 高PSRR的实现细节前馈纹波抵消3.1 为什么高频PSRR不能只靠反馈先看一个让人沮丧的现实反馈环路对电源纹波的抑制能力在超过UGF之后会迅速衰减。假设你的LDO单位增益带宽做到了8MHz那么在1MHz以下环路增益可能还有20dB以上的余量能帮你压掉一部分电源纹波。但到了10MHz、20MHz环路增益已经低于0dBPSRR完全靠功率管自己那点隔离能力基本就是Cgd直通、Cgs耦合的天下了。反馈环路救不了高频那就只能走前馈。前馈的思路很简单既然电源纹波会通过功率管泄漏到输出端那我不如主动构造一个和泄漏电流相位相反、幅度相等的电流把它也注入输出端两个电流相互抵消。听起来很美好但做起来要对准相位和幅度这也是高频PSRR设计里最考验功底的地方。3.2 方法一栅极交流前馈最省功耗、也最常被论文引用的一种前馈方法是直接在功率管栅极和VDD之间接一个前馈电容Cff。这个电容的作用是把电源纹波交流耦合到功率管栅极让栅极电压跟着纹波一起动从而调制功率管的栅源电压Vgs在漏端产生一个与直接泄漏反相的电流。这个方法最大的优点是不消耗任何静态功耗一颗电容就完事而且如果Cff和功率管Cgs的比例选得准在很宽的频段内都能有不错的抵消效果。缺点是抵消精度极度依赖Cff与Cgs的比值以及功率管跨导gm的绝对值这些参数在工艺角、温度、电压变化下会漂移所以实际做出来的效果很难在全PVT范围内都完美。我个人的经验是栅极交流前馈比较适合作为“打底”手段配合其他校准或者修调电路使用。你指望光靠一颗电容就把1MHz PSRR做到70dB以上不太现实大概率是某个工艺角下效果很好换个工艺角就出现一个明显的PSRR尖峰。3.3 方法二纹波感应管加电流注入想要更可控的高频PSRR我推荐用纹波感应管配合电流注入的方式这也是不少量产电源芯片的常用做法。具体实现是在功率管旁边做一个尺寸为功率管1/K的感应管Msense感应管的栅源和功率管完全并联这样它天然流过与功率管成比例的电流包括电源纹波产生的纹波电流。让感应管的漏极接一个电流镜或者一个共源放大器把这个纹波电流放大K倍再反相注入到LDO输出节点。选择K值需要仔细权衡K越大感应管越省面积但感应到的纹波电流越小信噪比越差后级放大难度越高。我一般取K在10到20之间这样感应管不会占用太多面积同时感应到的纹波电流也有足够幅度。后级放大器把电流放大到与功率管泄漏电流等幅反相就能实现比较精确的对冲。这个方法比栅极前馈电容可控性强得多你可以通过修调电流镜的比例来微调抵消幅度甚至可以加一点点相位补偿来修正高频下的相移。代价是额外增加了一路静态功耗和版图面积。3.4 两种方法的横向对比我整理了一张对比表方便你根据实际项目需求选方案对比项栅极交流前馈感应管加电流注入静态功耗几乎为零需要额外静态电流实现复杂度很低一颗电容中等需要感应管和放大电路抵消精度依赖Cff/Cgs匹配可通过修调提高精度PVT鲁棒性较弱较强版图面积很小中等适用场景PSRR要求不高或面积紧张高频PSRR要求高、量产可靠性优先我的建议是如果指标里要求PSRR在1MHz以上还要做到60dB以上直接上感应管方案别在栅极电容上花太多心思。如果只是想把低频到500kHz的纹波压一压栅极前馈电容就够用了。4. 参数设计与仿真落地4.1 先把目标表和设计预算写清楚空谈架构没意义所有设计最终都要落到具体指标上。我以一个常见的0.18μm CMOS工艺为例目标应用是给片上高性能模块供电。设计目标我列成了一张表参数设计目标输入电压3.3V输出电压1.8V最大负载电流100mA静态电流≤60μA环路直流增益≥100dB单位增益带宽≥5MHz相位裕度≥55°PSRR 100kHz≥70dBPSRR 1MHz≥60dB负载瞬态过冲≤30mV静态电流只有60μA同时还要驱动100mA的负载这个设计挑战主要在缓冲器的偏置分配上。我的预算是第一级误差放大器30μA缓冲器动态偏置平均下来30μA前馈抵消路径单独再占10到20μA。这样总静态功耗不会太夸张又能保证带宽和PSRR。4.2 功率管尺寸和关键电流怎么估算功率管尺寸直接决定了LDO能不能在低压差下输出满载电流。从导通阻抗角度估算压差150mV、电流100mA需要Rds_on 1.5Ω。假设栅极驱动足够PMOS工作在线性区边缘那么W/L需要做到几千以上具体数字跟工艺的μpCox有关。这种尺寸下功率管栅电容计算下来确实在10pF量级。栅电容大了带来的问题我们已经说过不再重复但它在设计中还有一个隐藏影响就是如果你不把缓冲器做好这个电容会让整个环路的摆率严重不足瞬态恢复时间会非常难看。再来估算第一级的跨导。误差放大器尾电流30μA每个输入管15μA过驱动电压0.15V输入管跨导g_m ≈ 0.2mA/V。为了让单位增益带宽落在8MHz附近密勒补偿电容取4pF于是有UGF ≈ g_m / (2π × C_c) ≈ 0.2mA/V / (2π × 4pF) ≈ 8MHz这个8MHz加上后续功率级和缓冲器带来的增益衰减最终环路带宽大概能落在6MHz左右相位裕度还有优化的空间。4.3 稳定性补偿极点和零点怎么摆稳定性的核心是安排好极点和零点。这个架构里有三个关键极点第一级输出主极点、缓冲器栅极点、输出极点。主极点靠Cc压在低频密勒补偿会在Cc串联电阻Rz产生一个左半平面零点来抵消次极点带来的相位损失。缓冲器栅极点由缓冲器输出阻抗和功率管栅电容决定前面算过大约在16MHz。输出极点则取决于负载电容和负载阻抗如果片外有100nF负载电容满载时负载阻抗约18Ω输出极点频率大概在88kHz——这个不高但好在它会被Rz产生的零点或ESR零点抵消。相位裕度不够怎么办优先调整Rz的值把零点放到输出极点或缓冲器栅极点的位置附近。如果还不满足再去加大缓冲器静态电流让栅极点继续外推。千万不要一上来就把Cc往大了加虽然相位裕度看起来变好了但UGF会掉下来PSRR的受益频段也会往低频缩。4.4 仿真方法和容易踩的测试陷阱高频PSRR的仿真其实是一个很考验细节的操作。最简单的方法是给VDD加一个AC1的小信号源然后在输出端测AC响应但要注意这时整个环路的DC工作点必须和最差工况一致。我的习惯是分别仿真三档负载空载、10mA、100mA因为PSRR在轻载和重载下差异巨大。轻载时功率管跨导小前馈抵消的匹配关系可能发生变化重载时功率管泄漏电流大前馈注入的电流强度要跟得上。瞬态仿真里有个经典陷阱负载阶跃的上升时间设得太快或太慢都会影响你看到的过冲大小。我一般用100ns的跃变时间这是与目标应用的实际负载变化速率匹配的。另外如果你要验证大信号下的PSRR不能用小信号AC仿真得用周期稳态或者瞬态FFT因为大信号下功率管的工作点偏移会改变抵消路径的增益。5. 实操中踩过的坑与排查方法5.1 前馈抵消做过度PSRR尖峰甚至反向恶化这个坑我踩得最狠。最早版本我调感应管比例和电流镜增益单独看小信号PSRR曲线时1MHz附近效果很好能做到70dB以上心里还挺美。结果到了全PVT仿真某些工艺角和温度组合下1MHz附近的PSRR突然从70dB变成40多dB甚至出现一个上凸的尖峰等于那个频率点不但没压制纹波反而把纹波放大了。原因其实不复杂前馈注入的电流和功率管泄漏电流在某个频点同相叠加就形成了正反馈式的“助力”。排查方法也直接把前馈路径单独关掉先看基础PSRR曲线再把前馈路径单独打开把输出端的注入电流和基础泄漏电流分别仿真出来比较它们的幅度谱和相位谱。只要相位差没对准就一定会出现尖峰。5.2 缓冲器偏置不够带宽和相位裕度双双崩盘有段时间我在一个低功耗项目里把缓冲器静态电流压得很低仿真里DC增益、PSRR低频段都挺漂亮但AC仿真一跑相位裕度只有35度怎么看怎么别扭。最后定位到就是缓冲器输出阻抗在轻载时过大功率管栅极极点掉到了UGF附近。这个问题最恶心的点在于它不会在典型仿真条件下暴露因为典型工艺角、常温、典型负载下缓冲器gm足够栅极点位置是够的。但一到慢工艺角加低温gm掉了将近30%栅极点直接往下掉相位裕度就崩了。所以我现在设计缓冲器至少要在最差工艺角下留出两倍以上的极点裕量。如果功耗预算实在紧张就上自适应偏置即负载变大时自动提高缓冲器偏置电流把带宽在需要的时候顶上去。5.3 版图寄生效应对零点位置的扰动很多人在前仿阶段觉得一切完美一到后仿PEX就发现相位裕度少了10度PSRR曲线整体往低频退。这不是玄学是金属走线寄生电容和电阻把补偿网络的零点位置挪走了。尤其是密勒补偿电阻Rz它的寄生电容会和Cc分压直接改变零点频率。解决办法是版图上尽量把补偿网络元件放在误差放大器附近缩短走线Rz用高阻材料做的时候要留意它的寄生并联电容。后仿阶段要重点检查的频率点是UGF附近因为零点稍微一偏相位裕度变化非常敏感。5.4 常见问题速查表症状可能的根因排查建议100kHz处PSRR不足环路增益不够或误差放大器自身PSRR差检查DC增益和EA的电源抑制曲线1MHz处PSRR突然劣化前馈抵消相位/幅度没对准单独仿真泄漏电流与前馈电流对比相位裕度不足AC峰值明显缓冲器偏置电流不足栅极点过低加大缓冲器静态电流或加自适应偏置负载瞬态过冲偏大摆率受限或输出电容太小检查缓冲器峰值电流和Cout取值轻载时环路不稳定轻载下功率管gm低零点移错位置重新计算轻载工况下的极点零点布局后仿PSRR比前仿差很多寄生电容改变前馈/补偿网络版图上缩短关键节点走线加屏蔽最后再分享一点我自己的体会这类“三高”LDO做下来最核心的感觉是不要试图让同一个电路同时解决所有问题而是要把指标目标拆开让每一级电路专门去扛一个指标最后再用环路把它们缝合起来。高增益可以放心堆在第一级高带宽专门让缓冲器去抗高PSRR在低频靠环路、高频靠前馈。每一块单独看都不算特别难难的是它们组合在一起之后的稳定性和鲁棒性。尤其是前馈抵消这个手段我做了好几个版本之后才明白匹配和修调才是它能不能量产落地的关键仿真里再完美的抵消曲线到了PVT极端条件下都可能给你上一课。如果你的流片机会有限我建议先把UGF和相位裕度做扎实再用前馈去补高频PSRR——基础环路不扎实前馈补再高也是空中楼阁。